发明名称 情報処理装置、情報処理方法、メインプロセッサコア、プログラム、情報処理方法、サブプロセッサコア
摘要 【課題】プロセス間でメモリ共有を行う情報処理装置、方法及びプログラムを提供する。【解決手段】第1のメモリ11を有しオペレーティングシステム110が組み込まれたメインプロセッサコア1と、第2のメモリ21を有し、メインプロセッサコアにより制御される、オペレーティングシステムが組み込まれていないサブプロセッサコア2と、を有する。第1のメモリと第2のメモリには、第1のメモリと第2のメモリとでデータの内容を同期する共有メモリ111、211がそれぞれ作成される。メインプロセッサコアは、サブプロセッサコアの動作が停止しているときに、第1のメモリと第2のメモリとにそれぞれ作成された共有メモリのデータの同期を行う。【選択図】図4
申请公布号 JP5949977(B1) 申请公布日期 2016.07.13
申请号 JP20150030566 申请日期 2015.02.19
申请人 日本電気株式会社 发明人 川原 葵
分类号 G06F15/17;G06F9/38;G06F9/54;G06F15/173 主分类号 G06F15/17
代理机构 代理人
主权项
地址