| 发明名称 | 具有预取的高速缓冲存储器 | ||
| 摘要 | 预取比特(126)与高速缓冲存储器(120)的每一个块(125)相关联，并且高速缓冲存储器预取操作的管理是基于该比特(126)的状态。通过使每一个应用能够对可能要进行规律重复的存储器存取的存储器区域(115)进行识别，例如识别视频应用中的帧存储器，来获得进一步的效率。针对这些存储器区(115)的每一个，应用还识别可能的步幅值，例如帧存储器中数据的线长。将预取局限于已识别的区域(115)，并且将预取比特(126)用于对来自这些区域的块(125)进行识别，并且用于限制已重复的高速缓冲存储器命中/未命中确定。 | ||
| 申请公布号 | CN101057224A | 申请公布日期 | 2007.10.17 |
| 申请号 | CN200580038887.2 | 申请日期 | 2005.11.15 |
| 申请人 | 皇家飞利浦电子股份有限公司 | 发明人 | 让－威廉A·范德韦尔特;让－保罗·范因特格姆 |
| 分类号 | G06F12/08(2006.01) | 主分类号 | G06F12/08(2006.01) |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 陈瑞丰 |
| 主权项 | 1.一种处理系统，包括：处理器(150)，配置用于从存储器(110)接收数据；高速缓冲存储器(120)，可操作地连接在处理器(150)和存储器(110)之间，配置用于从存储器(110)接收数据，并且将所述数据传送到处理器(150)；以及预取控制器(130)，可操作地与高速缓冲存储器(120)相连，配置用于基于与从存储器(110)接收到的数据相关联的预取参数(126)的状态，对将要从存储器(110)传送到高速缓冲存储器(120)的预取数据进行识别。 | ||
| 地址 | 荷兰艾恩德霍芬 | ||