| 发明名称 | 基于锁存器的串行端口输出缓冲器 | ||
| 摘要 | 本发明揭示一种具有使存取时间得到改进的串行接口的集成电路。所述串行接口包括布置成由触发器级(32<SUB>1</SUB>至32<SUB>n</SUB>)及最末输出锁存器级(32<SUB>0</SUB>)构成的移位寄存器形式的串行输出端口。所述最末输出锁存器级(32<SUB>0</SUB>)包括一体式输出缓冲器(33)，且因此其构造不同于包括主锁存器及从属锁存器的其他输出触发器(32<SUB>1</SUB>至32<SUB>n</SUB>)。因此，不需要外部输出缓冲器；所述最末输出锁存器级(32<SUB>0</SUB>)直接驱动输出端子及外部串行数据线(SDATA)。 | ||
| 申请公布号 | CN101057206A | 申请公布日期 | 2007.10.17 |
| 申请号 | CN200580038610.X | 申请日期 | 2005.09.14 |
| 申请人 | 德州仪器公司 | 发明人 | 威廉·M·文森特 |
| 分类号 | G06F3/00(2006.01);H03K19/0175(2006.01);G06F13/12(2006.01) | 主分类号 | G06F3/00(2006.01) |
| 代理机构 | 北京律盟知识产权代理有限责任公司 | 代理人 | 王允方;刘国伟 |
| 主权项 | 1、一种包括串行输出端口的设备，其包括：多个触发器级，其彼此并联连接，并由串行时钟信号进行时钟控制；最末输出锁存器级，其具有连接至所述多个触发器级中最末一个的输出的输入，且包括：具有输入及输出的锁存器，其用于响应于所述串行时钟信号来锁存所存储状态；及输出缓冲器，其具有连接至所述锁存器的输出的输入，并具有连接至所述串行输出端口的外部端子的输出。 | ||
| 地址 | 美国得克萨斯州 | ||