形成交替排列的P型和N型半导体薄层的方法

摘要

本发明公开了一种形成交替排列的P型和N型半导体薄层的方法，步骤包括：1）衬底上生长硅外延层和介质膜；2）用光刻胶定义长条形沟槽形成区域；沟槽形成区域两端分别被一条以上光刻胶分割为两个以上形状相同的沟槽区域；3）刻蚀形成第一沟槽和两个以上第二沟槽；4）去除光刻胶和介质膜，热氧化沟槽，将第二沟槽之间的硅外延转化为氧化硅；5）湿法刻蚀氧化硅，使第一、第二沟槽合并为一个沟槽；6）在沟槽内填充导电类型与步骤1）的硅外延层相反的硅外延层。本发明通过将条形沟槽两端先分割为多个沟槽进行刻蚀，再合并为一个沟槽，使得沟槽两端的深度小于中间的深度，从而降低了硅外延填充沟槽的难度，并避免了沟槽内部产生孔洞。

主权项

形成交替排列的P型和N型半导体薄层的方法，其特征在于，包括以下步骤：1)在半导体衬底上依次生长硅外延层和介质膜；2)涂布光刻胶，定义出沟槽形成区域；所述沟槽形成区域呈长条形，两端分别被一条以上光刻胶平均分割成两个以上形状相同的沟槽区域；3)光刻和干法刻蚀，使沟槽形成区域中间形成第一沟槽，沟槽形成区域两端分别形成两个以上形状相同的第二沟槽；所述第二沟槽的宽度小于第一沟槽宽度的一半，第二沟槽的深度小于第一沟槽的深度；4)去除光刻胶和介质膜，对第一沟槽和第二沟槽的表面和侧壁进行热氧化，使相邻的两个第二沟槽之间的硅外延层完全转化为氧化硅；5)湿法刻蚀，完全去除氧化硅，使第一沟槽和第二沟槽合并为一个沟槽；6)在步骤5)所形成的沟槽内填充硅外延层，该硅外延层的导电类型与步骤1)所述硅外延层的导电类型相反。