| 发明名称 |
PROCEDE AMELIORE DE REALISATION D'INTERCONNEXIONS POUR CIRCUIT INTEGRE 3D |
| 摘要 |
Procédé de réalisation d'un ou plusieurs éléments de connexion pour circuit intégré comprenant la formation d'éléments sacrificiels traversant une couche poreuse formée entre deux niveaux de transistors superposés, puis le retrait des éléments sacrificiels à travers la couche poreuse et leur remplacement par un matériau conducteur avant ou après avoir réalisé un transistor de niveau supérieur. |
| 申请公布号 |
FR3027449(A1) |
申请公布日期 |
2016.04.22 |
| 申请号 |
FR20140060102 |
申请日期 |
2014.10.21 |
| 申请人 |
COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES |
发明人 |
FENOUILLET-BERANGER CLAIRE;CORONEL PHILIPPE |
| 分类号 |
H01L21/768;H01L23/48;H01L23/535 |
主分类号 |
H01L21/768 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
