半导体存储器

摘要

本发明提供了一种半导体存储器。锁存信号发生器与如下定时中的较晚的一个同步地生成锁存信号：通过将芯片使能信号延迟而获得的延迟芯片使能信号被激活的定时，和时钟信号的转变定时。锁存电路与锁存信号同步地锁存由信号输入缓冲器接收的输入信号。通过根据输入信号相对于时钟信号的建立时间改变生成锁存信号的定时，可以减少待机电流，并防止由输入信号的不正确锁存导致的半导体存储器的误操作。

主权项

1.一种半导体存储器，包括：具有存储器单元的存储器核心；时钟输入缓冲器，所述时钟输入缓冲器接收用于操作内部电路的时钟信号；使能输入缓冲器，所述使能输入缓冲器接收使所述存储器核心能工作的芯片使能信号；信号输入缓冲器，所述信号输入缓冲器在所述芯片使能信号激活时被激活以接收指示要被访问的存储器单元的地址信号，并且在所述芯片使能信号不激活时被禁止接收地址信号；锁存信号发生器，所述锁存信号发生器与如下定时中的较晚一个同步地生成地址锁存信号：通过将所述芯片使能信号延迟而获得的延迟芯片使能信号被激活的定时，和由所述时钟输入缓冲器接收的所述时钟信号的转变定时；和锁存电路，所述锁存电路与所述地址锁存信号同步地锁存由所述信号输入缓冲器接收的地址信号。