发明名称 半导体集成电路
摘要 本发明旨在降低半导体集成电路的芯片面积。根据本发明的半导体集成电路包括第一晶体管、沿着Y轴与第一晶体管相邻布置的第二晶体管以及沿着X轴与第二晶体管相邻布置的第三晶体管。该半导体集成电路进一步包括第四晶体管,其沿着所述Y轴与所述第三晶体管相邻布置,且沿着所述X轴与所述第一晶体管相邻布置。所述第一至第四晶体管共享一个阱,且所述第一晶体管的输出信号和所述第二晶体管的输出信号具有彼此相反的相位。所述第二晶体管的输出信号和所述第三晶体管的输出信号具有彼此相反的相位。所述第三晶体管的输出信号和所述第四晶体管的输出信号具有彼此相反的相位。晶体管的输出进行作用使得抵消阱电势的波动。
申请公布号 CN101459171A 申请公布日期 2009.06.17
申请号 CN200810178137.0 申请日期 2008.11.24
申请人 株式会社瑞萨科技 发明人 礒田正典
分类号 H01L27/02(2006.01)I;H01L27/088(2006.01)I 主分类号 H01L27/02(2006.01)I
代理机构 北京市金杜律师事务所 代理人 王茂华
主权项 1. 一种半导体集成电路,包括:第一晶体管;第二晶体管,沿着Y轴与所述第一晶体管相邻布置;第三晶体管,沿着垂直于所述Y轴的X轴与所述第二晶体管相邻布置;以及第四晶体管,沿着所述Y轴与所述第三晶体管相邻布置,且沿着所述X轴与所述第一晶体管相邻布置,其中所述第一至第四晶体管共享一个阱,其中所述第一晶体管的输出信号和所述第二晶体管的输出信号具有彼此相反的相位,其中所述第二晶体管的输出信号和所述第三晶体管的输出信号具有彼此相反的相位,以及其中所述第三晶体管的输出信号和所述第四晶体管的输出信号具有彼此相反的相位。
地址 日本东京都