发明名称 数字模拟转换电路和数据驱动器及显示装置
摘要 一种数字模拟转换电路和数据驱动器及显示装置,能够通过减少参照电压的数量而减小面积,并且抑制布线交叉点增加。将多个参照电压分组为第1至第(S+1)参照电压组,在将参照电压组分配到行、将各参照电压组的参照电压在参照电压组内的序列分配到列的、(S+1)行h列的二维排列中,i行j列的要素对应于第{(j-1)×S+i}个参照电压,具有解码器,该解码器包括:第1至第(S+1)子解码器,与参照电压组对应而设置,从参照电压中,分别选择与第1比特组的值对应的参照电压;和(S+1)输入2输出型的子解码器,从由第1至第(S+1)子解码器选择的参照电压中,根据第2比特组的值,选择并输出包括重复在内的两个参照电压。
申请公布号 CN101588181A 申请公布日期 2009.11.25
申请号 CN200910141727.0 申请日期 2009.05.25
申请人 恩益禧电子股份有限公司 发明人 土弘
分类号 H03M1/68(2006.01)I;G09G3/34(2006.01)I 主分类号 H03M1/68(2006.01)I
代理机构 中原信达知识产权代理有限责任公司 代理人 孙志湧;李 亚
主权项 1.一种数字模拟转换电路,其特征在于,使彼此不同的多个参照电压分组为第1至第(S+1)参照电压组,其中S是2的幂乘、且4以上的整数,在将上述第1至第(S+1)参照电压组分配到行、将属于各参照电压组的参照电压在参照电压组内的序列分配到列的、(S+1)行h列的二维排列中,i行j列的排列要素对应于上述多个参照电压中的第{(j-1)×S+i}个参照电压,其中h是2以上的整数,i是1以上且(S+1)以下的整数,j是1以上且h以下的整数,上述数字模拟转换电路具有解码器,该解码器包括:第1至第(S+1)子解码器,与上述第1至第(S+1)参照电压组分别对应而设置,从上述第1至第(S+1)参照电压组的参照电压中,分别选择上述二维排列中在与输入数字信号的高位侧的第1比特组的值对应的列上分配的参照电压;和(S+1)输入2输出型的子解码器,输入上述第1至第(S+1)子解码器的输出,从由上述第1至第(S+1)子解码器选择的参照电压中,根据上述输入数字信号的低位侧的第2比特组的值,选择并输出第一电压及第二电压,上述数字模拟转换电路还具有放大电路,该放大电路输入由上述解码器选择的上述第一电压及第二电压,输出内插了上述第一电压及第二电压的电压电平。
地址 日本神奈川