| 摘要 |
듀얼 포트 SRAM 셀이 기술된다. 실시예에서, 셀은 제 1 풀다운 트랜지스터, 제 2 풀다운 트랜지스터, 제 1 풀업 트랜지스터, 제 2 풀업 트랜지스터, 제 1 패스 게이트 트랜지스터, 제 2 패스 게이트 트랜지스터, 제 3 패스 게이트 트랜지스터, 및 제 4 패스 게이트 트랜지스터를 포함한다. 각각의 트랜지스터는 활성 영역에 있는 제 1 소스/드레인 영역, 활성 영역 위로 연장되는 채널, 채널 위에 있는 제 2 소스/드레인 영역을 포함한다. 풀다운 트랜지스터들의 제 1 소스/드레인 영역들은 제 1 활성 영역을 통해 전기적으로 결합된다. 풀업 트랜지스터들의 제 1 소스/드레인 영역들은 제 2 활성 영역을 통해 전기적으로 결합된다. 제 1 게이트 전극 및 제 2 게이트 전극이 제 1 풀다운 트랜지스터, 제 2 풀다운 트랜지스터, 제 1 풀업 트랜지스터, 및 제 2 풀업 트랜지스터의 채널들 주위에 각각 있다. 제 1 풀다운 트랜지스터, 제 1 풀업 트랜지스터, 제 1 패스 게이트 트랜지스터, 및 제 3 패스 게이트 트랜지스터의 제 2 소스/드레인 영역들이 제 2 게이트 전극에 전기적으로 결합된다. 제 2 풀다운 트랜지스터, 제 2 풀업 트랜지스터, 제 2 패스 게이트 트랜지스터, 및 제 4 패스 게이트 트랜지스터의 제 2 소스/드레인 영역들은 제 1 게이트 전극에 전기적으로 결합된다. |
