发明名称 |
一种光同步数字传输系统加/解扰码器 |
摘要 |
光同步数字传输系统的帧同步加/解扰码器包括比特扰码电路,字节扰码电路,选择器,寄存器组1,寄存器组2,译码器1,译码器2,译码器3。比特扰码电路的输入来自寄存器组2的输出,结果输出到选择器的1端,字节扰码电路的输入来自寄存器组1的输出,结果输出到选择器的0端,选择器控制选择位来自译码器1的输出,其结果输出到寄存器组1,寄存器组1的使能位来自译码器2的输出,寄存器组1的输出就是整个扰码器电路的输出,同时也输出到寄存器组2和字节扰码电路,寄存器组2的使能位来自译码器3的输出。采用本发明所述的加/解扰码器大大降低了处理速率,并简化了逻辑,使得电路的规模大大降低,更易于工艺实现。 |
申请公布号 |
CN1881966A |
申请公布日期 |
2006.12.20 |
申请号 |
CN200510075374.0 |
申请日期 |
2005.06.16 |
申请人 |
中兴通讯股份有限公司 |
发明人 |
范艳芳;杜凡平 |
分类号 |
H04L25/49(2006.01) |
主分类号 |
H04L25/49(2006.01) |
代理机构 |
北京安信方达知识产权代理有限公司 |
代理人 |
王漪;王继长 |
主权项 |
1、一种SDH STM-16加/解扰码器,其特征在于,包括:比特扰码电路,字节扰码电路,选择器,寄存器组1,寄存器组2,译码器1,译码器2,译码器3;比特扰码电路的输入来自寄存器组2的输出,结果输出到选择器的1端,字节扰码电路的输入来自寄存器组1的输出,结果输出到选择器的0端,选择器控制选择位来自译码器1的输出,译码器1的输入来自间插计数器,选择器的结果输出到寄存器组1,寄存器组1的使能位来自译码器2的输出,译码器2的两个输入分别来自行计数器和列计数器,寄存器组1的输出就是整个扰码器电路的输出,同时也输出到寄存器组2和字节扰码电路,寄存器组2的使能位来自译码器3的输出,译码器3的输入来自间插计数器。 |
地址 |
518057广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦A座6层 |