| 发明名称 |
Method for integrated circuit layout |
| 摘要 |
|
| 申请公布号 |
EP1089204(A3) |
申请公布日期 |
2009.06.17 |
| 申请号 |
EP20000120129 |
申请日期 |
2000.09.20 |
| 申请人 |
TEXAS INSTRUMENTS DEUTSCHLAND GMBH |
发明人 |
STADLER, WALTER |
| 分类号 |
G06F17/50;H01L21/822;H01L21/82;H01L27/04 |
主分类号 |
G06F17/50 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
