| 发明名称 | 半导体装置及其制造方法 | ||
| 摘要 | 本发明提供一种半导体装置及其制造方法。作为为实现注入到栅电极(20)、(21)的杂质的活性化而进行的第1热处理，进行几乎不产生硼向多晶硅的各结晶粒内的扩散，且产生硼在结晶粒边界的扩散的低温长时间的热处理。接着，作为第2热处理，进行产生杂质向多晶硅层中的各晶粒内扩散的高温短时间的热处理，如脉冲退火、快速加热退火等。由此，能够提供被微细化、且能同时抑制栅电极中的杂质向沟道区域的渗透和栅电极的耗尽化。 | ||
| 申请公布号 | CN1291484C | 申请公布日期 | 2006.12.20 |
| 申请号 | CN200410046433.7 | 申请日期 | 2004.05.31 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 中冈弘明;中西贤太郎;海本博之;柁谷敦宏 |
| 分类号 | H01L21/8234(2006.01);H01L21/8238(2006.01);H01L21/336(2006.01);H01L27/092(2006.01);H01L29/78(2006.01) | 主分类号 | H01L21/8234(2006.01) |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 汪惠民 |
| 主权项 | 1.一种半导体装置的制造方法，其特征在于：它包含以下工序：在基板的活性区域上，形成栅极绝缘膜的工序(a)，在上述栅极绝缘膜上形成硅膜的工序(b)，对上述硅膜进行图案化，形成栅电极的工序(c)，至少将上述栅电极作为掩模，进行杂质的离子注入，形成包含高浓度杂质扩散区域的源-漏区域的工序(d)，为实现导入到上述栅电极的杂质的活性化，而进行第1热处理的工序(e)，以及为实现导入到上述栅电极和上述源-漏区域的杂质的活性化，而在比上述第1热处理更高的温度和更短的时间条件下，进行第2热处理的工序(f)，上述活性区域具有NMISFET形成区域和PMISFET形成区域，在上述工序(c)中，形成NMISFET栅电极和PMISFET栅电极，在上述工序(d)中，在NMISFET形成区域和PMISFET形成区域内，分别注入N型杂质离子和P型杂质离子，在从上述工序(b)到上述工序(c)期间，在上述硅膜中位于NMISFET形成区域的部分，注入N型杂质离子，同时另一方面，不在上述硅膜中位于PMISFET形成区域的部分注入杂质离子，而在上述工序(d)中，向PMISFET的栅电极导入P型杂质。 | ||
| 地址 | 日本大阪府 | ||