| 主权项 |
1.一种半导体存储单元阵列，包括：按多个行和列排列的多个存储单元，其中，每一行包括多个存储单元，每一个存储单元包括相关联的晶体管，所述相关联的晶体管具有源极区域、漏极区域、布置在源极区域和漏极区域之间的电浮动体区域和布置在所述电浮动体区域上方并通过电介质与所述电浮动体区域隔离的栅极，其中，每一个存储单元：在相关联的晶体管的体区域中包含随着时间变化的电荷；以及能够被可反转地编程为如下状态：第一数据状态，其由在相关联的晶体管的体区域中提供的第一电荷状态表示；以及第二数据状态，其由在相关联的晶体管的体区域中提供的第二电荷状态表示，其中，所述第一电荷大于所述第二电荷；以及选择电路，连接到相关联的晶体管的栅极；写电路，连接到每一列的相关联的晶体管的漏极；以及刷新电路，通过所述选择电路连接到每一行的相关联的晶体管的栅极并且通过所述写电路连接到每一列的相关联的晶体管的漏极，其中所述刷新电路使所述选择电路和所述写电路同时对多行存储单元中的多个存储单元施加第一电信号，其中：处于第一数据状态的存储单元响应于所述第一电信号，通过补充该存储单元的相关联的晶体管的体区域的第一电荷状态来刷新，以及处于第二数据状态的存储单元响应于所述第一电信号，而保持第二数据状态。 |
