性能可精确控制多核多线程处理器

摘要

一种性能可精确控制多核多线程处理器，包括OS级配置及监控接口、性能记录寄存器组、硬件级监管线程处理核、资源记录寄存器组、线程上下文寄存器、中心控制单元和共享的处理器硬件；本发明的有益效果：（1）性能记录寄存器组N个、资源记录寄存器组N个、硬件级监管线程处理核1个，均是多核多线程处理器的新体系结构、微体系结构、运行机制的设计，实现对多线程性能和资源配置的显式调控和精确控制。（2）HLST的OS级配置及监控接口，为系统协同设计预留接口，有效克服一般多核多线程处理器上普遍存在的硬件上的“重总体、轻个体”问题和OS级调度的“黑盒”效应。

主权项

一种性能可精确控制多核多线程处理器，其特征在于：包括OS级配置及监控接口、性能记录寄存器组、硬件级监管线程处理核、资源记录寄存器组、线程上下文寄存器、中心控制单元和共享的处理器硬件；其中OS级配置及监控接口的输入输出接口连接硬件级监管线程处理核的输入输出接口，性能记录寄存器组的输入输出接口连接硬件级监管线程处理核的输入输出接口，资源记录寄存器组的输入输出接口连接硬件级监管线程处理核的输入输出接口，硬件级监管线程处理核的输入输出接口连接中心控制单元的输入输出接口，线程上下文寄存器的输入输出接口连接中心控制单元的输入输出接口，共享的处理器硬件的输入输出接口连接中心控制单元的输入输出接口。