移位寄存器电路与其上拉单元

摘要

一种移位寄存器电路与其上拉单元。此移位寄存器电路具有依序串接的数个移位寄存器，每一个移位寄存器至少包含移相单元和上拉单元，其中，移相单元接收第一输入信号、第一时钟信号和第二时钟信号，第一时钟信号的电平和第二时钟信号的电平互为反相，而上拉单元用于拉高输出端的输出信号至高电平。此上拉单元至少包含逻辑单元，其中，当移位寄存器操作在任何一种周期时，上拉单元并无电流路径产生。

主权项

1.一种移位寄存器电路，具有依序串接的多个移位寄存器，其中，每一所述移位寄存器至少包含：一移相单元，耦接一第一输入端、一第一时钟端和一第二时钟端，其中，该第一输入端、该第一时钟端和该第二时钟端分别用于接收一第一输入信号、一第一时钟信号和一第二时钟信号，该第一时钟信号的电平和该第二时钟信号的电平互为反相；以及一上拉单元，耦接于该移相单元和一输出端，其中，该上拉单元用于拉高该输出端的高电平的一输出信号，该上拉单元至少包含一逻辑单元，该逻辑单元具有与该移位电路耦接的至少二逻辑输入端；其中，当该第一输入信号为低电平时，在该逻辑单元中，无电流路径产生，该移相单元根据该第一输入信号和该第一时钟信号来决定一第一节点信号，该上拉单元根据一第二输入信号、该第一节点信号和该第二时钟信号来决定一第二节点信号，该输出信号根据该第一节点信号和该第二节点信号来决定。