发明名称 |
分层的非规则低密度校验码译码器及译码处理方法 |
摘要 |
一种通信技术信道编码领域的分层的非规则低密度校验码译码器及译码处理方法,本发明中,第一存储单元将上次迭代的校验节点传递给信息节点的软值输出给译码处理模块。第二存储单元将信息节点的后验概率似然比更新值传递给译码处理模块。译码处理模块将本次迭代中校验更新值传递给第一存储单元,同时将信息节点的后验概率似然比更新值经译码处理模块交织网络传递给第二存储单元。译码处理模块交织网络用于调整进入第二存储单元数据的顺序。迭代中止模块交织网络用于调整译码处理模块输出的硬判结果。迭代中止处理模块对该硬判结果进行校验,判断是否满足迭代中止的条件。本发明大大提高了译码器的通用性、降低了译码过程的功耗以及硬件资源消耗。 |
申请公布号 |
CN101355406A |
申请公布日期 |
2009.01.28 |
申请号 |
CN200810200033.5 |
申请日期 |
2008.09.18 |
申请人 |
上海交通大学 |
发明人 |
陈徐薇;华颖;周洪源;俞晖;甘小莺 |
分类号 |
H04L1/00(2006.01);H03M13/11(2006.01) |
主分类号 |
H04L1/00(2006.01) |
代理机构 |
上海交达专利事务所 |
代理人 |
王锡麟;王桂忠 |
主权项 |
1、一种分层的非规则低密度校验码译码器,包括:译码处理模块、第一存储单元、第二存储单元,其特征在于,还包括:译码处理模块交织网络、迭代中止模块交织网络和迭代中止处理模块,其中:第一存储单元将上次迭代的校验节点传递给信息节点的软值即校验更新值输出给译码处理模块,并存储译码处理模块传输过来的本次迭代中的检验更新值;第二存储单元将信息节点的后验概率似然比传递给译码处理模块,并存储译码处理模块传输过来的信息节点的后验概率似然比更新值;译码处理模块的个数等于译码器的并行度k,译码处理模块将本次迭代中由校验节点传递给信息节点的校验更新值传递给第一存储单元,将信息节点的后验概率似然比更新值经译码处理模块交织网络传递给第二存储单元,同时将译码硬判结果输出给迭代中止模块交织网络;译码处理模块交织网络负责调整译码处理模块输出到第二存储单元的信息节点的后验概率似然比更新值的传输顺序;迭代中止模块交织网络负责调整译码处理模块输出的硬判结果,并送入迭代中止处理模块;迭代中止处理模块对该硬判结果进行校验,判断是否满足迭代中止的条件。 |
地址 |
200240上海市闵行区东川路800号 |