发明名称 |
一种实现SDRAM兼容设计的方法 |
摘要 |
本发明涉及一种实现SDRAM兼容设计的方法,包括:保持处理器CPU的BANK选择地址和列地址的管脚位置不变;以一基本行、列配置的SDRAM为基础,在SDRAM的行地址相对于基本行配置增加时,或在SDRAM的列地址相对于基本列配置增加时,或在SDRAM的行地址相对于基本行配置增加,同时列地址相对于基本列配置增加时,处理器CPU只在地址高位管脚位置上增加行地址;地址复用逻辑单元将相对于基本行配置增加的行地址复用到SDRAM的高位行地址线上,将相对于基本列配置增加的行地址转换成列地址复用到SDRAM的高位列地址线上。本发明提供的实现SDRAM兼容设计的方法,可以兼容各种容量的SDRAM。 |
申请公布号 |
CN100343824C |
申请公布日期 |
2007.10.17 |
申请号 |
CN200310113231.5 |
申请日期 |
2003.11.07 |
申请人 |
华为技术有限公司 |
发明人 |
方卫峰;魏孔刚;李友谊;牛从亮;谢建湘 |
分类号 |
G06F12/00(2006.01);G06F12/10(2006.01) |
主分类号 |
G06F12/00(2006.01) |
代理机构 |
北京德琦知识产权代理有限公司 |
代理人 |
王丽琴 |
主权项 |
1.一种实现SDRAM兼容设计的方法,其特征在于包括:保持处理器CPU的BANK选择地址和列地址的管脚位置不变;以一基本行、列配置的SDRAM为基础,在SDRAM的行地址相对于基本行配置增加时,或在SDRAM的列地址相对于基本列配置增加时,或在SDRAM的行地址相对于基本行配置增加,同时列地址相对于基本列配置增加时,处理器CPU都只在地址高位管脚位置上增加行地址;地址复用逻辑单元将相对于基本行配置增加的行地址复用到SDRAM的高位行地址线上,和将相对于基本列配置增加的行地址转换成列地址复用到SDRAM的高位列地址线上。 |
地址 |
518129广东省深圳市龙岗区坂田华为总部办公楼 |