| 发明名称 | 嵌入式集成电路封装及其制造方法 | ||
| 摘要 | 本发明提供了嵌入式集成电路封装及其制造方法，其中所述嵌入式集成电路封装包括：布置在芯片载体之上的至少一个芯片，所述至少一个芯片包括多个芯片接触焊盘；封装材料，在所述芯片载体之上形成并至少部分围绕所述至少一个芯片；贯穿封装材料形成的多个电互连，其中各个电互连电连接到芯片接触焊盘；以及在所述嵌入式集成电路封装的电互连之间形成的结构，其中所述结构增加所述电互连之间的抗爬电性（creepage resistance）。 | ||
| 申请公布号 | CN103579188B | 申请公布日期 | 2016.12.28 |
| 申请号 | CN201310303410.9 | 申请日期 | 2013.07.18 |
| 申请人 | 英飞凌科技股份有限公司 | 发明人 | 约阿希姆·马勒;爱德华·菲尔古特;哈利勒·哈希尼;乔治·迈尔-伯格 |
| 分类号 | H01L23/538(2006.01)I;H01L23/488(2006.01)I;H01L21/60(2006.01)I;H01L21/768(2006.01)I | 主分类号 | H01L23/538(2006.01)I |
| 代理机构 | 北京康信知识产权代理有限责任公司 11240 | 代理人 | 余刚;吴孟秋 |
| 主权项 | 一种嵌入式集成电路封装，包括：至少一个芯片，布置在芯片载体之上，所述至少一个芯片包括多个芯片接触焊盘；封装材料，在所述芯片载体之上并至少部分围绕所述至少一个芯片来形成；多个电互连，贯穿所述封装材料形成，其中各个电互连电连接到芯片接触焊盘；以及结构，在所述嵌入式集成电路封装的电互连之间形成，其中所述结构增加所述电互连之间的抗爬电性，其中，所述结构包括在所述封装材料中形成的腔室。 | ||
| 地址 | 德国瑙伊比贝尔格市 | ||