降低LDMOS器件峰值电场的版图结构及方法

摘要

本发明公开了一种降低LDMOS器件峰值电场的版图结构及方法，所述LDMOS器件包括第一导电类型的硅衬底，在硅衬底上形成具有与第一导电类型相反的第二导电类型的深阱；深阱中形成有场氧化层，场氧化层下方形成第一导电类型的埋层，埋层位于深阱的顶部或内部；LDMOS器件的源区由第二导电类型的第一掺杂区组成，该第一掺杂区形成于第一导电类型的阱区内，漏端由第二导电类型的第二掺杂区组成，该第二掺杂区形成于深阱中，所述埋层至少在靠近源区的一侧与深阱交替分布。本发明的埋层与深阱交错形成若干PN结，该PN结产生一个自建电场，该自建电场消弱了漏端电压产生的电场，降低了靠近源端的鸟嘴处的电场强度，提高了器件的耐压水平。

主权项

一种降低LDMOS器件峰值电场的方法，所述LDMOS器件包括具有第一导电类型的硅衬底，在硅衬底上形成具有与第一导电类型相反的第二导电类型的深阱，所述深阱构成漂移区；深阱中形成有场氧化层，场氧化层下方形成具有第一导电类型的埋层，所述埋层位于深阱的顶部或内部；所述LDMOS器件的源区由具有第二导电类型的第一掺杂区组成，该第一掺杂区形成于具有第一导电类型的阱区内，所述阱区位于场氧化层的一侧，LDMOS器件的漏端由具有第二导电类型的第二掺杂区组成，该第二掺杂区形成于所述深阱中且位于场氧化层的另一侧，其特征在于，所述埋层靠近源区的一侧为多指结构，与深阱间隔分布，所述埋层与深阱至少在靠近源区的一侧形成自建电场，该自建电场与漏端电压所形成的电场相垂直。