| 摘要 |
본 발명의 중공 캐비티를 구비한 반도체 패키징 공정은 바닥판, 링벽 및 오목홈을 구비하고, 상기 링벽과 상기 바닥판이 상기 오목홈을 형성하는 하부 기판을 제공하는 단계; 상기 링벽의 표면에 제1 솔더볼 하부금속층을 형성하는 단계; 상기 제1 솔더볼 하부금속층의 표면에 복수의 솔더볼을 설치하는 단계; 상기 복수의 솔더볼이 녹으면서 서로 연결되어 접합층을 형성하도록 상기 솔더볼을 리플로우하는 단계; 상부 기판과 상기 하부 기판을 연결하는 단계를 포함하고, 각 상기 솔더볼은 직경을 가지며, 서로 인접한 2개의 솔더볼 사이는 간격이 있으며, 상기 상부 기판은 상기 하부 기판의 상기 오목홈을 밀봉하여 중공 캐비티를 형성하고, 상기 중공 캐비티에 전자소자가 수용된다. |
