发明名称 具有减小的触发电压的堆叠式静电放电保护电路
摘要 本发明提供一种堆叠式栅极耦合N沟道场效晶体管(GCNFET)静电放电(ESD)保护电路,其涉及含若干个级的堆叠。每一级具有一NFET,所述NFET的主体耦合到其源极。电阻器耦合在栅极与源极之间。提供从电源电压节点到每一NFET的所述栅极的电流路径,使得在ESD事件期间,电流将流过所述级的所述电阻器并引起触发。在一个实施例中,通过另一级与所述电源电压节点隔离的NFET级具有相关联的电容结构。在所述ESD事件的瞬态电压条件期间,电流从所述电源电压节点流经所述电容结构并到达所述栅极,且接着流经所述电阻器,从而起始触发。所述GCNFET ESD保护电路具有比其保持电压高不到百分之二十的触发电压。
申请公布号 CN101657900A 申请公布日期 2010.02.24
申请号 CN200880012325.4 申请日期 2008.04.14
申请人 高通股份有限公司 发明人 尤金·沃利
分类号 H01L27/02(2006.01)I;H02H9/04(2006.01)I 主分类号 H01L27/02(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 代理人 刘国伟
主权项 1.一种电路,其包含:第一电压供应节点;第一N沟道场效晶体管(NFET),其具有漏极、栅极、源极和主体,其中所述主体耦合到所述源极,其中所述第一NFET的所述漏极耦合到所述第一供应节点;第一电阻器,其具有第一引线和第二引线,其中所述第一电阻器的所述第一引线耦合到所述第一NFET的所述栅极,且其中所述第一电阻器的所述第二引线耦合到所述第一NFET的所述源极;第二(NFET),其具有漏极、栅极、源极和主体,其中所述主体耦合到所述源极;第二电阻器,其具有第一引线和第二引线,其中所述第二电阻器的所述第一引线耦合到所述第二NFET的所述栅极,且其中所述第二电阻器的所述第二引线耦合到所述第二NFET的所述源极;以及第一电容结构,其具有第一引线和第二引线,其中所述第一电容结构取自由以下各项组成的群组:二极管、金属-绝缘体-金属电容器(MIMCAP)、场绝缘体电容器、栅极-绝缘体-半导体电容器,其中所述第一电容结构的所述第一引线耦合到所述第一电压供应节点,其中所述第一电容结构经耦合以供应在ESD事件期间流经所述第二电阻器的电流。
地址 美国加利福尼亚州
您可能感兴趣的专利