| 摘要 |
L'invention concerne une cellule mémoire formée dans une plaquette comprenant un substrat semi-conducteur (SUB) recouvert d'une première couche isolante (IL), la couche isolante étant recouverte d'une couche active (AL) en un matériau semi-conducteur, la cellule mémoire comprenant un transistor de sélection (ST) ayant une grille de contrôle (GT) et une première borne de conduction (DDP) connectée à un élément à résistance variable (VZ), la grille (GT) étant formée sur la couche active et présentant un flanc latéral recouvert d'une seconde couche isolante (SP), l'élément à résistance variable (VZ) étant formé par une couche (MO) en un matériau à résistance variable, déposée sur un flanc latéral de la couche active dans une première tranchée (TR) formée au travers de la couche active le long du flanc latéral de la grille, une tranchée conductrice (BC) étant formée dans la première tranchée contre un flanc latéral de la couche en matériau à résistance variable. |
