| 主权项 |
1.保护积体电路装置不受电压暂态影响之一种保护电路包括:一接头;一参考电位来源;将接头连接于受保护积体电路之电导装置;连接于电导装置与参考电位来源之第一电路装置,以保护积体电路不受负电压暂态影响;连接于电导装置与参考电位来源间之第二电路装置,以保护积体电路不受正电压暂态影响;及接头与电导装置设制在一半导体本体中之一单独隔离区上及第一与第二电路装置设制在该单独隔离区内。2.根据上述请求专利部份第1项之保护电路,在其中,第一电路装置包括:具有一射极,一基极及一集极之第一NPN电晶体;具有一射极,一基极及一集极之第一PNP电晶体;连接NPN电晶体之基极于PNP电晶体之集极之装置;连接PNP电晶体之基极于NPN电晶体之集极之装置;连NPN电晶体之射极于电导装置之装置;及连接PNP电晶体之射极于参考电位源之装置。3.根据上述请求专利部份第2项之保护电路,在其中,第二电路装置包括:具有一射极,一基极及一集极之第二PNP电晶体;具有一射极,一基极及一集极之第二NPN电晶体;连接第二NPN电晶体之基极于第二PNP电晶体之集极与参考电位源之装置;连接第二NPN电晶体之集极于第一及第二PNP电晶体之基极之装置;连接第二PNP电晶体之射极于电导装置之装置;及连接第二NPN电晶体之射极于参考电位源之装置。4.根据上述请求专利部份第3项之保护电路,进一步包括:与位于接头及受保护电路间之电导装置成串联之一感测电阻器:第一NPN电晶体之射极与第二PNP电晶体之射极连接于感测电阻器之连接于接头之该端;及第一与第二PNP电晶体之基极及第一与第二NPN电晶体之集极连接于感测电阻器之另一端。5.保护一积体电路不受负及正向暂态影响之一种半导体结构物包括:第一电导型之半导体物料之一基质;在基质表面之第二电导型之一区;设在第二电导型区中之负暂态保护之第一对相反电导型电晶体;设在第二电导型区中之正暂态保护之第二对相反电导型电晶体;设在基质表面之一接头;连接接头于积体电路之电导装置;一参考电位源;及第一与第二对电晶体连接于电导装置与参考电位源;及第一与第二对电晶体连接于电导装置与参考电位源之间。6.根据上述请求专利部份第5项之半导体结构物,在其中,第一对电晶体包括:各具有一射极,一基极及一集极之第一NPN 电晶体及第一PNP 电晶体;第一NPN 电晶体之基极连接于第一 PNP电晶体之集极;第一PNP电晶体之基极连接于第一NPN电晶据之集极;第一NPN电晶体之射极连接于电导装置;及第一PNP电晶体之射极连接于参考电位源。7.根据上述请求专利部份第6项之半导体结构物,在其中,第二对电晶体包括:各具有一射极,一基极及一集极之第二NPN电晶体及第二PNP电晶体;第二NPN电晶体之基极连接于第二PNP电晶体之集极与参考电位源;第二NPN电晶体之集极连接于第一及第二PNP电晶体之基极;第二PNP电晶体之射极连接于电导装置;及第二NPN电晶体之射极连接于参考电位源。8.根据上述请求专利部份第7.项之保护电路,进一步包括:与接头及受保护电路间之电导装置成串联之一感测电阻器;第一NPN电晶体之射极与第二PNP电晶体之射极连接于感测电阻器之连接于接头之该端,及第一与第二PNP电晶体之基极及第一与第二NPN电晶体之集极连接于感测电阻器之另一端。 |
