| 主权项 |
1.一种可扩充式位元片算术逻辑单元其包含:复数组位片算术逻辑单元其依据复数组预定处理功能中之一组功能进行资料之处理,该每一算术逻辑单元之长度均为n一位元;装置其用以串接该等位元片算术逻辑单元以提供位元长度为nm之已扩充算术逻辑单元其可处理已扩充长度之字而该m値为前述串接位元片算术逻辑单元之个数;第一界面装置其可于该串接位元片算术逻辑单元间接界 ( interface ) 状态资料;第二界面装置其可于该串接位元片算术逻辑单元间接界控制资料;该第一及第二界面装置可如此操作以同时接界控制与状态资料;该每一位元片算术逻辑单元均具有:状态装置其可依据复数组预定处理功能中之一组功能而为处理完成之资料制定状态资料藉此该资料可加以处理并产生一含有状态资料之状态信号;装置其可于该状态资料与该第一界面滙流排闸形成界面以使传送预定之状态至前述所有之串接位元片算术逻辑单元处;控制装置其可为处理完成之资料判定控制资料并产生一含有该控制资料之控制信号,该控制资料系依一预定控制逻辑功能而判定且该控制逻辑功能为处理前述资料之复数组预定处理功能中之一组功能的函数;以及装置其可于该控制信号与该第二界面装置闸形成界面以使该控制信号可与该状态信号同时传送至前述所有之串接位元片算术逻辑单元处。2.如请求专利部分第1.项所述之可扩充式位元片算术逻辑单元,其中该每一控制信号与状态信号均包含一具有第一状态与第二状态之信号以便为该状态信号提供两种状态之状态信号且为该控制信号提供两种状态之控制资料。3.如请求专利部分第1.项所述之可扩充式位元片算术逻辑单元,其进一步包含装置其可用以判定该已扩充长度之字中的每一位元片算术逻辑单元之位置。4.如请求专利部分第1.项所述之可扩充式位元片算术逻辑单元,其中该第一界面装置包含一第一共用滙流排且该第二界面装置包含一第二共用滙流排。5.如请求专利部分第1.项所述之可扩充式位元片算术逻辑单元,其中位于该第一界面装置上之状态资料系含有预定处理功能之一结果是否具有一零値之资料。6.如请求专利部分第1.项所述之可扩充式位元片算术逻辑单元,其中该控制装置包含:装置其用以接收一外界指令字;解码逻辑装置其依据一预定解码样式以解码该指令字并输出一组或多组控制输出;以及逻辑装置其用以与内部处理完成之资料相互接界者,系与该算术逻辑单元中之一组单元及来自解码逻辑装置处之控制输出相互连用,且以一预定逻辑功能来处理该控制输出及内部处理完成之资料以便输出该控制信号。7.如请求专利部分第6.项所述之可扩充式位元片算术逻辑单元,其中该解码逻辑装置包含一可程式逻辑行列。8.如请求专利部分第6.项所述之可扩充式位元片算术逻辑单元,其中该控制输出可为该逻辑装置提供赋能信号以选取内部处埋完成之资料的部分并藉该预定逻辑功能加以处理。9.如请求专利部分第6.项所述之可扩充式位元片算术逻辑单元,其进一步包含装置其可解码该外界指令字以选取被该位元片算术逻辑单元所采用之复数组处理功能中之一组功能以供处理资料之用。10.一种已扩充之位元片处理算术逻辑单元,其包含:复数组位元片算术逻辑单元其依据复数组预定处理功能中之一组功能进行资料之处理,该每一算术逻辑单元之长度均为n一位元;装置其用以串接该等位元片算术逻辑单元以提供一位元长度为nm之已扩充之字长度而该m値为前述串接位元片算术逻辑单元之个数;一控制滙流排其与前述每一算术逻辑单元均相互接界;一状态滙流排其与前述每一算术逻辑单元均相互接界;前述每一算术逻辑单元均具有:装置其用以接收一指令字并选取该预定处理功能中之一组功能;依据该选取之预定处理功能进行资料之处理;状态装置其用以与处理资料相互接界且依据选取之处理功能产生状态资料并产生一状态信号以输出至该状态滙流排处而与其余之算术逻辑单元相互接界;以及控制装置其用以与内部处理完成之资料相互接界以便藉一预定控制逻辑功能加以处理而该预定控制逻辑功能为该已接收指令字之函数并对其响应而产生一控制信号以便输出至该控制滙流排处,该控制信号系经由该控制滙流排而与其余之算术逻辑单元相互接界。ll.如请求专利部分第10.项所述之已扩充之位元片处理算术逻辑单元,其中该控制装置包含:解码逻辑装置其依据一预定解码样式以解码该指令字并输出一组或多组控制输出,以及逻辑装置其用以与内部处理完成之资料及该控制输出相互接界,并以复数组预定逻辑功能中之一组功能来处理该控制输出及内部处理完成之资料,该逻辑功能系藉该控制输出而选取者。12.如请求专利部分第11.项所述之可扩充式位元片算术逻辑单元,其中该解码逻辑装置包含一可程式逻辑行列。图式简单说明:图1 系揭示一位元片处理器之方块图;图2 系揭示一位元片算术逻辑单元之方块图;图3 系揭示一提升处理速度之算术逻辑单元与旁路路径之方块图;图4 系揭示一多工器及L/R移位器之方块图;图5 系揭示图4 之多工器之示意图;图6 系揭示一决定即将被处理之资料上之状态资料的解码逻辑段示意图;图7 系揭示一利用若干位元片算术逻辑单元以增加字长度之位元片系统的示意图;以及图8 系揭示一状态及控制逻辑之示意图。 |
