| 主权项 |
1.一种存储单元测试电路布列,供用于测试安排成为矩阵形式而回经由字语线与位元线激励之记忆元件,其中,各个位元线被指定一个评估器电路此评估器电路将位元线分成两个相同的位元线半部,而且含有下列进一步之特点:一对故障线,连至一値预充电装置;该对故障线形成一个比较器电路之输入;比较器电路之输出信号在测试操作中指示故障之发生;在各个位元线之情形,各个位元线半部被连至切换电晶体之闸极;各个切换电晶体之源极被达至一个电位,此电位相当于当测试操作期间出该对故障线所表现之两个相互互补逻辑位准当中之一个逻辑位准;以及对于各个位元线,闸极连至第二个位元线半部之该切换电晶体之泄电极被达至该对故障线之第一个故障线,两闲极连至第一个位元线半部之该切换电晶体之泄电极被达至该对故障线之第二个故障线。2.如申请专利范围第1项所述之电路布列,其中连至各个切换电晶体之源极之电位系等于整个电路装置之参考电位。3.如申请专利范围第1项或第2项所述之电路布列,其中连至各个切换电晶体之源极之电位系等于整个电路装置之电源电位。4.如申请专利范围第1项所述之电路布列,其中,预充电装置含有RS正反器电路,RS正反器电路有两个相互互补的输出,而且,让输出经由进一步切换电晶体达至该对故障线。5.如申请专利范围第1项所述之电路布列,其中比较器电路系XOR电路。6.如申请专利范围第1项所述之电路布列,其中比较器电路系XNOR电路。7.一种测试存储单元之方法,记忆元件安排成为矩阵形式而可经由字语线与位元线激励,该位元线分别经由一个评估器电路分成两个相同的半部,其中:为测试操作,连至字语线之所有记忆元件被充电至一个相等的逻辑位准;一对故障线被充电至两个相互互补的逻辑位准,在其意义方面,此两个相互互补的逻辑位准相同于彼等可依任何电荷形式输入该记忆元件内之逻辑位准;字语线被激励,因此,储存于此字话线所连接之任何记忆元件内之电荷被转移至个别关联的位元线半部;评估器电路将已依此方式读出之电荷加以评估与放大,因而形成指定给读出电荷之逻辑位准;逻辑位准将切换设备激励,切换设备因而被切换成为导通或截止;依切换设备之切换特性而定,该两个故障位元线或保持其逻辑状态或其中一个故障线改变其逻辑状态;而且经由此较器电路检查是否在记忆元件之电荷之读出与评估之际该两个故障线保持其中预充电程序所施加之相互互补逻辑位准。8.如申请专利范围第7项所述之方法,预充电程序系使用RS正反器予以达成,而且,在预充电程序之后,RS正反器之输出利用另一个切换设备于以由故障线断连。9.如申请专利范围第7项或8项所述之方法,其中由比较器电路执行之分析作业系利用XOR电路予以达成。10. 如申请专利范围第7项或8项所述之方法,其中由比较电路执行之分析作业系利用XNOR电路予以达成。11. 如申请专利范围第7项所述之方法,其中逻辑位准之指定给该故障线之两条线系依下述方式设计,即,在故障线经由所连接之切换设备连至将于一个测试周期内受测试之记忆元件之场合,在“无故障"之情形下,逻辑位准系互补于依储存电荷形式指定给待测试记忆元件之逻辑位准。12. 如申请专利范围第7项所述之方法,其中逻辑位准之指定该故障线之两条系做下述方式设计,即,在故障线经由所连接之切换设备连至将于一个测试周期内受测试之记忆元件之场合,在“无故障"之情形下,逻辑位准系相等于依储存电荷形式指定给待测试记忆元件之逻辑位准。图示简单说明:附图为一个例示性实施例之简化示意电路方块图。 |
