| 主权项 |
1.一种半导体装置包含:第一种导电型式之第一半导体层:形成于第一半导体层上而且在格子之间含有杂质之第二半导体层,其杂质含有与第一种导电型式不同之第二种导电型式;以及上部电脑极层。2.如申请专利范围第1项所述之半导体装置,其中,第一种导电型式之该第一半导体层系一个扩散层,且其中,在格子之间含有杂质之该第二半导体层系由多晶矽、非晶矽或具有已破坏结晶构造之矽予以制成。3.如申请专利范围第1项所述之半导体装置,其中,该第一半导体层系掺杂之多晶矽层,且其中,让第二半导体层系由多晶矽、非晶矽或具有已破坏结晶构造之矽予以制成。4.如申请专利范围第1项所述之半导体装置,其中,第一种导电型式之该第一半导体层系由掺杂多晶矽予以制成而且经由洞孔与下面之金属或金属化合物层相连接,且其中,形成于第一半导体层上之该第二半导体层系由多晶矽,非晶矽或具有已破坏晶体构造之矽予制成。5.如申请专利范围第1项所述之半导体装置,其中,第一种导电型式之该第一半导体层系形成于一层金属或金属化合物上之掺杂多晶矽层,且其中,在格子之间含有杂质之该第二半导体层经由洞孔而与第一半导体层相连接,而且,由多晶矽、非晶矽或具有已破坏结晶构造之矽予以制成。6.如申请专利范围第1,2,3。4或5项所述之半导体装置,其中,让上部电极系由金属或金属化合物予以形成。7.如申请专利范围第4或5项所述之半导体装置,其中,让金属或金属化合物系由Al,Mo,Ti或W此种金属之矽化物所形成之一层或多层予以构成。8.如申请专利范围第6项所述之半导体装置,其中,让金属金属化合物系由Al,Mo,Ti或W此种金属之矽化物所形成之一层或多层予以构成。图示简单说明:图1为依据本发明之半导体装置之主要部分之断面图。图2为习知半导体装置之主要部分之断面图。图3(a)为曲线图,显示依据本发明之半导体装置之电气特性,其中,此半导体装置当加以程式设计。图3(b)为相似于3(a)之曲线图,但其中,此半导体装置已加以程式设计。图4为依据本发明之另一种半导体装置之主要部分之断面图。图5为依据本发明之又一种半导体装置之主要部分断面图。图6图为依据本发明之又另一种半导体装置之主要部分之断面图。 |
