| 主权项 |
1.一种用来处理非同步分时电传网路中之发信讯息的装置,各种资讯在装置中是应用可适用于非同步分时之通信协定的单元来进行交换,并在每一单元前加一包含虚拟电路编号之标头;前述之发信讯息在连接于电传网路之控制站间进行交换,并在控制站内以一个用来处理通信协定层次2.2之处理器予以拓展利用;其中该设备装置于每一控制站中,用以将各站连接至电传网路;该装置中并包含有连接于电传网路的协定处理电路,一个记亿体,一个传输控制记忆体以及一个接收控制记忆体;一数据滙流排连接于处理器电路,记亿体和控制记忆体;一位址滙流排连接于处理器电路和记忆体;以及一高阶处理器滙流排接于记亿体,控制记忆体以及前述之高阶处理器;而在协定处理电路中,则执行着协定中层次2.1之功能:逐个单元检测传输错误,检测遗失或增加之单元,将发信讯息由高阶处理器中分割为各单元,并在接收端将隶属于许多不同发信讯息之单元,解除交错排列之状况。2.根据申请专利范围第1项之装置,其中之记忆体由传输记忆体和接收记亿体所组成,其中之传输记忆体由用来储存从高阶处理器传递过来,准备要传送出去之讯息的第一传输区和第二传输区所组成;与第一和第二传输区相关联之第一和第二记忆字,每一个都于被处理器传输或读取的讯息之尾端,包含一由处理器电路送出之讯息结尾的旗标,以及一个传输上下文关系部分,使每一个经由处理器电路处理过之虚拟电路,均会有一传输上下文内容;每个传输上下文设定要被传输之单元的个数,并当作传输单元之计数器使用;而在接收记忆体部分,则包含一数据部分,该部分包含资讯区域,每一资讯区域相对于一个单元之资讯区,以及一指示器部分,该部分具有与资讯区收目一援之指示器,每一指示器中有第一个旗标设定一相对资讯区域之状态,第二个旗标用来指示该区域是否包含一讯息之开头,第三个旗标用来指示该区域是否包含一讯息之结尾,并给定储存于前述区域之资讯位元组之个数,以及虚拟电路之个数,经由该虚拟电路,区域中之内容才被接收;指示器中并有一时序计数暂存器,一个具有过溢期标之第三记亿字,以及一个接收上下文关联部分,使每个经由处理器电路处理之虚拟电路,均有一接收上下文内容,每一接收上下内容并给定一相对于包含有一讯息之开头的区域的指示器,一个下次预期接到之单元个数,并有第四个旗标用来说明一个由许多单元组成之讯息,正经由相对于上述接收上下文之虚拟电路,存在于接收之流程中。3.根据申请专利范围第2项之装置,其中之传输控制记忆体是层于FIFO(先进先出)之型式,它由高阶处理器负责写入,并由协定处理器电路负责读取;高阶处理器为每一个要传送之讯息递送一个传输命令,该传输命令指示出讯息储存于其中之传输区域,上述讯息之位元组数目,以及虚拟电路之数目,前述讯息必须经由那些虚拟电路予以传递。4.根据申请专利范围第3项之装置,其中之接收控制记忆体层于FIFO(先进先出)之型式,由处理器电路负责写入,并由高阶处理器负责读取,处理器电路为每一个接收之讯息递送一个接收命令,指示出在接收记忆体内,包含有一讯息之开头的资讯区域个数,以及前述命令要被递送之时间。5.根据申请专利范围第1项之装电,其中为了逐渐个单元检测传输错误,每个单元均包含一执行于整个单元中的循环多余检验指示。6.根据申请专利范围第1项之装置,其中之记忆体是一个变埠记忆体。图示简单说明.图1是根据本发明之装置所绘之方块图;图2A和2B分别显示单元中之标头及有用的内容;图3代表如图1之装置中的传输记忆体;图4表示传输记忆体之传输内容;图5表示一个传输控制记忆体中之命令;图6表示图1中之接收记忆体;图7表示接收记亿体之描述器;图8表示接收记忆体中,接收内容的结构;图9表示接收控制记忆体中的一个命令。 |
