| 主权项 |
1﹒一种供被抑制之同步编码电视视频讯号解码用之解码模组,其中之水平同步在画面视频期间可加以抑制,并且,该解码器内设有一微处理机,其程式经设定后,首先可自VBI内之定时讯号判定水平同步时机,其次可依该水平同步时机,进而提供一水平同步闸讯号,且该水平同步闸讯号能将被抑制之水平同步脉波恢复至一末被抑制之状态。2﹒如申请专利范微第1项所述之解码器,其另一特征在于其中所称之VBI内之定时讯号乃VBI内之未抑制水平及垂直同步脉波。3﹒如申请专利范围第2项所述之解码器,其另一特征在于其中所称之微处理机,经程式设定后,可在垂直同步时机开始时启始其定时重建循环,且在VBI内之最后未被抑制之水平同步定时讯号之后启始水平同步闸讯号。4﹒如申请专利范围第3项所述之一种解码器,其另一特征在于其中所称之微处理机经设定程式后,可对一画面视频期间之每一被抑制水平同步脉波提供一水平同步闸讯号。5﹒如申请专利范围第l项所称之解码器,其另一特征在于在画面视频期间,水平同步讯号可藉:(a)将一基带视频讯号之水平同步脉波水准加以偏移,或,(b)将一视频讯号之水平同步脉波加以衰减处理之方式,而加以抑制。6﹒如申请专利范微第1项所述之解码器,其另一特征在于其中之视频编码步骤包括视频讯号极性之通期性颠倒,且其中所称之微处理机经设定程式后,可检测一视频颠倒旗标,并因而提供一视频倒之相闸输出。7﹒如申请专利范围第1项所述之解码器,其另一特征在于其中之VBI所包含之水平及垂直同步脉波均经抑制处理,且VBI内之定时讯号系插入于讯号编码器之VBI内。8﹒如申请专利范围第7项所述之解码器,其另一特征在于其中所称之微处理机,在发现VBI定时讯号之后,可立即设定程式,以增加包括同步脉波在内之整个VBI之波幅。9﹒如申请专利范围第8项所述之解码器,其另一特征在于其中所称之微处理机,经程式设定后可将每一VBI期间内所增益之波幅水平同步脉波加以利用,以为一水平同步闸讯号生成时机,以达增进画面视频期间水平同步脉波之波幅之目的。10﹒如申请专利范围第7项所述之解码器,其另一特征在于其中所称之VBI定时讯号乃由一组线路内其常态呈定距离隔离之数个脉波及在下接线路内该数个定距离隔离之脉波之互补成份等连续水平线所组成。11﹒如申请专利范围第10项所述之解码器,其另一特征庄于其中所称之VBI定时讯号,在上述水平线之前一水平线内有数个互补距离之脉波,且其中至少有大部份其I-RE维持于一恒常水准,且其IRE水准値与其后续线之脉波之IRE水准値相同。12﹒如申请专利范围第1项所述之解码器,其另一特征在于其中所称之微处理机具有一并不与其所收至之水平同步讯号同步之时间讯号。13﹒如申请专利范围第1项所述之解码器,其另一特征在于其中之微处理机程式有多重段,每一程式段均有辨认一特定定时讯号之能力,且能针对一特定之水平同步抑制情况提供一水平同步恢复闸,且该各程式段均可藉一位于微处理机体外之装置加以选定。图视简单说明:图1为本创作解码器模组应用于一CATV转换器内之一实施例方块图。图2为本创作如图l所示之解码器模组实施例之波形图,图3为图1所示之解码模组程式流程图。图4为一用以对另一类型之被抑制同步编码视讯讯号进行解码处理之解码模组方块图。图5为图4之解码模组所采用之VBI定时讯号之波形图。图6为图4之解码模组之程式流程图。 |
