| 摘要 |
3차원 반도체 기억 소자 및 그 형성 방법을 제공한다. 이 소자에 따르면, 활성 구조체는 적층된 제1 게이트들의 측벽들과 중첩된 제1 수직형 활성부 및 적층된 제2 게이트들의 측벽들과 중첩된 제2 수직형 활성부를 포함한다. 기판 내에 접속 도핑된 영역이 형성된다. 접속 도핑된 영역은 제1 및 제2 수직형 활성부들의 하단들과 연결된다. 제1 게이트들은 적층된 복수의 제1 셀 게이트들 및 최상위의 제1 셀 게이트 상부에 배치된 스트링 선택 게이트를 포함하고, 제2 게이트들은 적층된 복수의 제2 셀 게이트들 및 최상위의 제2 셀 게이트 상부에 배치된 접지 선택 게이트를 포함한다. |
