预先读取式快捷记忆系统

摘要

本发明系关于一种使用预先读取的方法所架构成的快捷记忆系统。使用于Intel 80×86系列的微处理机上或其他相同的处理机，用来平衡由于内含的小型快捷记忆，在快捷未命中时对外部记忆所产生存取不平衡，所造成系统效率的下降。其技术在于使用了主动式预先读取的方式，取代旧有被动式快捷读取的方式。当本发明装置接收到处理器送来的位址及控制讯号时，会与本发明内的快捷记忆内的资料作比对，若资料命中时，则直接由快捷记忆体内供应资料给处理器，同时外部的DRAM则开始读取下一个连续区块的资料，预备给处理机读取周期使用，当上述所比对的资料不符时也就是快捷未命中，则原用于产生下一个区块位址的计数器，更被更新，并真正产生等待周期。由于本装置内的快捷记忆体不需要太大的容量，即可达到用技术超过十倍容量所达的效益，并可很容易的制造于单一的 ASIC晶片内，达到降低成本的要求。

主权项

1.一种使用预先读取方式所构成的快捷记忆系统,由处理器、主记忆体模组、快捷记忆体模组及快捷控制器模组所组成,其中,该快捷控制器模组系设于处理器与两记忆模组之间,其特征在于:快捷控制器内所包含的垃址计数器[DRAWING III中的区块(22)],可接受处理机所输出的位址线及控制讯号线,可自动产生相对于处理机输出位址的下一个记忆区块的位址,经由[DRAWING III 中(31)]送到DRAM控制区块,用来读取储存于DRAM中下一个处理机可能使用到的区块,并于DRAM完成读取动作后,作加一的动作,并且上述处理机送出的位址线可经过[DRAWINGIII 中(25)]送到[DRAWINGIII 中(26)],并且在第一个非连续读取动作时,将[DRAWING III 中的(25)]传送到[DRAWING III 中的(27)],与本装置中的静态记忆体[DRAWING II]内的位址栏作比对,用以判断所需的资料是否储存于SRAM中。比对的动作则由[DRAWINGIII 中的区块(23)]来完成,若资料相符时,SRAM内[DRAWING II]中的资料栏则会被经由[DRAWING I 中的(411)]送到处理机,供其使用,并且在此同时,DRAW控制区块已开始下一个区块的资料的读取,以供处理机下一次读取使用,当上述资料不相符时,[DRAWING III 中区块(22)]则会产生戴入动作,新的位址经由[DRAWING III 中(21)]送到[DRAWING III 中(22)]上。并产生等待讯号给处理机,同时DRAM则开始读取此位置区块,并将读出的资料透过[DRAWING I中的(33)]送给处理机及SRAM[DRAWINGI 中(4)]中储存,由于SRAM只储存每个分段的连续位址中的第一个区块,所以不需要很大的记忆空间,就可以达到很高的快捷命中率。2.如申请专利范围第1项所述的预先读取式快捷记忆系统,于处理器不读取主记忆体资料之时间范围内,快捷控制器仍送出前一次读取动作的下一个区块位址给DRAM系统,要求其预先将资料读出,并于第1项中位址比对不合时,将最新资料存入快捷记忆体中,以保持每个分段第一笔资料正确性,并提高滙流排之使用。3.如申请专利范围第1项所述的预先读取式快捷记忆系统,其中标签位址比较器的两组输入端分别与快捷体之标签位址线及处理器位址分割出的局部位址线连接者。4.如申请专利范围第1.2或3项所述的预先诚取式快捷记忆系统,快捷记忆体系包含两组分别为资料记忆体及对应