| 主权项 |
1.一种半导体元件,其包含:一具有第一种传导型态半导体材料的介电隔离岛型区的半导体基板;一具相反于上述第一种传导型态的第二种传导型态的第一半导体区域,其在上述岛型区的第一表面部分形成,因此该岛型区的该第一传导型态的半导体材料在该第一半半导区底下延伸且因此将该第一半导体区的底部部分从该岛型区的底部部分分离,且其中该岛型区在与该第一半导体区接界面处的杂质浓度较在该岛型区的上述底部处为大;一属于上述第二种传传型态的第二半传体区,在上述第一半导体区的第一表面部分形成;且其中该基板被偏压在一第一偏压电压,该岛型区被偏压在一第二偏压电压,且该第一半导体区詖偏压在一第三偏压电压,该第二与第三偏压电压在该岛型区与该第一半导体区间建立一逆向偏压电压差;该等第一、第二与第三偏压电压系会使延伸于该第一半导体区之下且将该第一半导体区之一底部与该岛型区之一底部隔开的该岛型区之一部分,在该岛型区与该第一半导体区之间产生一崩溃电压电场之前即已被空乏掉载子。2.如申请专利范围第1项所述之半导体元件,其中所述之半传体区具有一从该岛型区表面递减且扩张至一较该第一半导体区在该岛型区中的深度为深的阶梯状杂质浓度剖面,因此该岛型区的最低杂质浓度在该第一半项体区的底部发生。3.如申请专利范围第2项所述之半导体元件,其中所述之该岛型区的全部厚度具有上述的阶梯状杂质浓度剖面。4.如申请专利范围第1项所述之半溥体元件,其中所述之岛型区包括属于上述第一种传导型态的一第三半导体区,该区被安排在该岛型区中较大杂质部分的底下且具有一较该较大杂质浓度部分的浓度为小的杂质浓度。5.如申请专利范围第1项所述之半传体元件,更进一步包括从该基板及该岛型区被介电隔离的一材料通道,该通道被配置邻近于该岛型区。6.如申请专利范围第5项所述之半导体元件,其中所述的材料通道被偏压在与该基板之该第一偏压电压不同的一个第四电压下。7.一种半传体元件,其包含:一具有属于第一种传体型态半体体材料的介电隔离岛型区的半导体基板;一具相反于上述第一种传导型态的第二种传导型态的一第一半导体区城,其在上述岛型区的第一表面部分形成,因此该岛型区的该第一传导型态的半导体材料在该第一半导体区底下延伸且因此将该第一半导体区的底部部分从该岛型区的底部部分分离,且其中该岛型区在其与该一半群体区邻接的一个部分处有高于该岛型区之该底部部份的杂质浓度;一属于上述第一种传导型态的第二半导体区,在上述第一半导体区的第一表面部分形成;一属于上述第二种传导型态的第三半导体区,邻近且具有一较该第一半导体岛型区的深度为深的深度;且其中该基板被偏压在一第一偏压电压,该岛型区被偏压在一第二偏压电压,且该第一半导体区被偏压在一第三偏压电压,该第二与第三偏压电压在该岛型区与该第一半导体区间建立一逆向偏压电压差;该等第一、第二与第三偏压电压系会使延伸于该第一半导体区之下且将该第一半导体区之一底部与该岛型区之一底部隔开的该岛型区之一部分,在该岛型区与该第一半导体区之间产生一崩溃电压电场之前即巳被空乏掉载子。8.如申请专利范围第7项所述之半导体元件,其中所述的第三半导体区系形成一环状,邻近该第一半导体区的侧边周围。9.如申请专利范围第7项所述之半导体元件,其中该岛型区在顶表面部分的杂质浓度较其底部部分为高。10.如申请专利范围第7项所述之半导体元件,更进一步包括属于该第一传导型态的一第四半导体区且其在该岛型区中形成以便邻接该第一半导体区的底部且具有一深度较该第三半导体区为浅,该第四半导体区具有较该岛型区的底部部分的浓度为浓的杂质浓度。11.一种半导体元件,其包含:一具有第一种传导型态半导体材料的介电隔离岛型区的半导体基板;一具相反于上述第一种传传型态的第二种传群型态的第一半导体区域,其在上述岛型区的第一表面部分形成,因此该岛型区的该第一传导型态的半导体材料在该第一半导体区底下延伸且因此将该第一半导体区的底部部分从该岛型区的底部部分分离,且其中该岛型区在其与该一半导体区邻接的一个部分处有高于该岛型区之该底部的杂质浓度;一属于上述第一种传导型态的一第二半导体区,在上述第一半导体区的第一表面部分形成;一属于上述第一种傅导型态的一第三半体体区且一杂质浓度较该岛型区为浓的浓度在该岛型区的一第二表面部分中形成,且由该岛型区其中的一第三表面部分从该第一表面部分隔开;一属于上述第二种传导型态的第四半导体区,被配置在该岛型区的该第三表面部分,因此透过该岛型区的一表面部分从该第一半导体区至该第三半导体区的一表面路径可利用该第四半传导区的半导体材料被阻挠,该第四半传区具有一深度较该第二半导体岛型区的深度为深;且其中该基板被偏压在一第一偏压电压,该岛型区被偏压在一第二偏压电压,且该第一半导体区被偏压在一第三偏压电压,该第二与第三偏压电压在该岛型区与该第一及第四半传体区间建立一逆向偏压电压差;该等第一、第二与第三偏压电压系会使延伸于该第四半传体区之下且将该第四半导体区之一底部与该岛型区之一底部隔开的该岛型区之一部分,在该岛型区与该第一半导体区之间产生一崩溃电压电场之前即已被空乏掉载子。12.如申请专利范围第11项所述之半导体元件,其中所述之第四半导体区系形成一环状,邻近该第一半导体区的侧边周围。13.如申请专利范围第12项所述之半导体元件,其中该岛型区在顶部表面部分的杂质浓度较底部部分为浓。14.如申请专利范围第11项所述之半导体元件,更进一步包括一属于该第一种传导型态的一第五半导体区且在该岛型区中形成以便邻近该第一半导体区的底部且具有一深度较该第四半导体区为浅的深度,该第五半导体区具有一杂质浓度鞍该岛型区的底部部分的浓度为大。15.如申请专利范围第11项所述之半导体元件,其中该第四半导体区交叉介电材料,该岛型区系透过该介电材料从该基板介电隔离。16.如申请专利范围第11项所述之半导体元件,其中该第四半导体区邻近谟第一半导导区的端点部分。17.一种半导体元件,其包含:一具有第一种传导型态半导体材料的介电隔离岛型区的半导体基板;一具相反于上述第一种传导型态的第二种传导型态的第一半导体区域,其在上述岛型压的第一表面部分形成,因此该岛型区的该第一传导型态的半导体材料在该第一半导体区底下延伸且因此将该第一半导粒区的底部部分从该岛型区的底部部分分离,且其中该岛型区在其与该第一半导体区接界面处有高于该岛型区之该底部部分的杂质浓度;一属于上述第一种传带型态的第二半导离区,在该第一半导体区的第一表面部分形成;一属于第一种传导型态的第三半导体区及一杂质浓度接该岛型区的浓度为大在该岛型区的第二表面部分中形成,且利用该岛型区其中一第三表面部分从该第一表面部分隔开;其中该基板被偏压在一第一偏压电压,该岛型区被偏压在一第二偏压电压,且该第一半导体区被偏压在一第三偏压电压,该第二与第三偏压电压在该岛型区与该第一半导体区间建立一逆向偏压电压差;该等第一、第二与第三偏压电压系会使延伸于该第一半导体区之下且将该第一半导体区之一底部与该岛型区之一底部隔开的该岛型区之一部分,在该岛型区与该第一半导体区之间产生一崩溃电压电场之前即巳被空乏掉载子;一在该岛型区的第三表面部分上形成的一绝缘层且覆盖在该岛型区的第一及第二表面部分;及一在上述绝缘层上形成的传导层。18.如申请专利范围第17项所述之半导体元件,其中所述的传导层重叠该第二半导体区的一部分及该岛型区的该第三部分。19.一种半导体元件,其包含:一具有N型传导型态半导体材料的介电隔离岛型区的半导体基板;一具P型传导型态的第一半导体区城,其在上述岛型区的第一表面部分形成,因此该岛型区的N型半导体材料在该第一半导体区底下延伸且因此将该第一半导体区的底部部分从该岛型区的底部部分分离,且其中该岛型区在与该第一半导目区接界面处的杂质浓度接在该岛型区的上述底部处为大;一属于N型传导型态的第二半导体区,在上述第一半导体区的第一表面部分形成;且其中该基板在偏压在一第一偏压电压,该岛型区被偏压在一第二偏压电压,且该第一半导体区被偏压在一第三偏压电压,该第二与第三偏压电压在该岛型区与该第一半导体区间建立一逆向偏压电压差,且其中该第一偏压电压较该第二偏压电压为负。20.如申请专利范围第19项所述之半导体元件,其中该岛型区与该第一半导体区间之崩溃电压,在该第一偏压电压较该第二偏压电压为负时,系较在该第二偏压电压与该第一偏压电压大致相同时为高。21.一种半导体元件,其包含:一具有P型傅导型态半导体材料的介电隔离岛型区的半导体基板;一具N型传导型态的第一半导体区城,其在上述岛型区的第一表面部分形成,因此该岛型区的P型半导体材料在该第一半带体区底下延伸且因此将该第一半导体区的底部部分从该岛型区的底部部分分离,且其中该岛型区在与该第一半导体区接界面处的杂质浓度较在该岛型区的上述底部处为大;一属于P型传导型态的第二半导体区,在上述第一半导体区的第一表面部分形成;且其中该基板被偏压在一第一偏压电压,该岛型区被偏压在一第二偏压电压,且该第一半导体区被偏压在一第三偏压电压,该第二与第三偏压电压在该岛型区与该第一半导体区间建立一逆向偏盘电压差,且其中该第一偏压电压较该第二偏压电压为正。22.如申请专利范围第21项所述之半导体元件,其中该岛型区与该第一半导体区间之崩溃电压,在该第一偏压电压较该第二偏压电压为正时,系较在该第二偏体电压与该第一偏压电压大致相同时为高。23.一种半导体元件,其包含:一具有N型传导型态半导压材料的介电隔离岛型区的半导体基板;一具P型传导型态的第一半导体区域,其在上述岛型区的第一表面部分形成,因此该岛型区的半导体材料在该第一半传体区底下延伸且因此将该第一半传体区的底部部分从该岛型区的底部部分分离,且其中该岛型区在其与该第一半导体区邻接之一部分处的杂质浓度较在该岛型区的上述底部处为大;一属于N型传导型态的第二半导体区,在上述第一半导体区的第一表面部分形成;一属于P型傅导型态的第三半导体区,邻近且具有一较该第一半导体岛型区的深度为深的深度;且其中该基板被偏压在一第一偏体电压,该岛型区被偏压在一第二偏压电压,且该第一半导体区被偏压在一第三偏压电压,该第二与第三偏压电压在该岛型区与该第一半导体区间建立一逆向偏压电压差,且其中该第一偏压电压较该第二偏体电压为负。24.如申请专利范围第23项所述之半导体元件,其中该岛型区与该第一半导体区间之崩溃电压,在该第一偏压电体较该第二偏压电压为负时,系较在该第二偏体电压与该第一偏压电压大致相同时为高。25.一种半传体元件,其包含:一具有P型传导型态半导体材料的介电隔离岛型区的半传体基板;一具N型傅导型态的第一半导体区域,其在上述岛型区的第一表面部分形成,因此该岛型区的半传体材料在该第一半导体区底下延伸且因此将该第一半导体区的底部部分从该岛型区的底部部分分离,且其中该岛型区在其与该第一半体导区邻接之一部分处的杂质浓度较在该岛型区的上述底部处为大;一属于P型传导型态的第二半导体区,在上述第一半导体区的第一表面部分形成;一属于N型传导型态的第三半传体区,邻近且具有一较该第一半导体岛型区的深度为深的深度;且其中该基板被偏压在一第一偏压电压,该岛型区被偏压在一第二偏压电压,且该第一半导体区被偏压在一第三偏压电压,该第二与第三偏压电压在该岛型区与该第一半导体区间建立一逆向偏压电压差,且其中该第一偏压电压较该第二偏压电压为正。26.如申请专利范围第25项所述之半导体元件,其中该岛型区与该第一半导体区间之崩溃电压,在该第一偏压电压较该第二偏压电压为正时,系较在该第二偏压电压与该第一偏压电压大致相同时为高。27.一种半导体元件,其包含:一具有N型传导型态半导体材料的介电隔离岛型区的半体体基板;一具P型传导型态的第一半导体区域,其在上述岛型区的第一表面部分形成,因此该岛型区的半导体材料在该第一半导体区底下延伸且因此将该第一半导体区的底部部分从该岛型区的底部部分分离,且其中该岛型区在其与该第一半传体区邻接之一部分处的杂质浓度较在该岛型区的上述底部处为大;一属于N型传体型态的第二半导体区,在上述第一半导体区的第一表面部分形成;一属于N型传导型态的第三半导体区及一杂质浓度较该岛型区的浓度为大在该岛型区的第二表面部分中形成,且利用该岛型区其中一第三表面部分从该第一表面部分隔开;一属于P型传导型态的第四半导体区,被配置在该岛型区的该第三表面部分,因此透过该岛型区的一表面部分从该第一半导体区至该第三半导体区的一表面路径可利用该第四半导体区的半导体材料被阻挠,该第四半导区具有一深度较该第二半导体岛型区的深度为深;且其中该基板被偏压在一第一偏压电压,该岛型区被偏压在一第二偏压电压,且该第一半传体区被偏压在一第三偏压电压,该第二与第三偏压电压在该岛型区与该第一及第四半导体区间建立一逆向偏压电压差,且其中该第一偏压电压较该第二偏压电压为负。28.如申请专利范围第27项所述之半导体元件,其中该岛型区与该第一及第四半导体区间之崩溃电压,在该第一偏压电压较该第二偏压电压为负时,系较在该第二偏压电压与该第一偏压电压大致相同时为高。29.一种半导体元件,其包含:一具有P型传导型态半传体材料的介电隔离岛型区的半导体基板;一具N型傅导型态的第一半导体区域,其在上述岛型区的第一表面部分形成,因此该岛型区的半导体材料在该第一半体体区底下延伸且因此将该第一半导体区的底部部分从该岛型区的底部部分分离,且其中该岛型区在其与该第一半导体区邻接之一部分处的杂质浓度较在该岛型区的上述底部处为大;一属于P型传导型态的第二半导体区,在上述第一半导体区的第一表面部分形成;一属于P型传导型态的第三半导体区及一杂质浓度较该岛型区的浓度为大在该岛型区的第二表面部分中形成,且刹用该岛型区其中一第三表面部分从该第一表面部分隔开;一属于N型传导型态的第四半导体区,被配置在该岛型区的该第三表面部分,因此透过该岛型区的一表面部分从该第一半导体区至该第三半传体区的一表面路径可利用该第四半导体区的半导体材料被阻挠,该第四半导区具有一深度较该第二半导体岛型区的深度为深;且其中该基板被偏压在一第一偏压电压,该岛型区被偏压在一第二偏压电压,且该第一半体体区被偏压在一第三偏压电压,该第二与第三偏压电压在该岛型区与该第一及第四半导体区间建立一逆向偏压电压差,且其中该第一偏压电压较该第二偏压电压为正。30.如申请专利范围第29项所述之半导体元件,其中该岛型区与该第一及第四半导体区门之崩溃电压,在该第一偏压电压较该第二偏压电压为正时,系较在该第二偏压电压与该第一偏压电压大致相同时为高。31.一种半导体元件,其包含:一具有N型得导型态半导体材料的介电隔离岛型区的半导体基板;一具P型传导型态的第一半导体区域,其在上述岛型区的第一表面部分形成,因此该岛型区的半导体材料在该第一半导导区底下延伸且因此将该第一半导体区的底部部分从该岛型区的底部部分分离,且其中该岛型区在其与该第一半导体区接界面处有高于该岛型区之该底部部分杂质浓度;一属于N型传导型态的一第二半导体区,在该第一半导体区的第一表面部分形成;一属于N型传导型态的第三半导体区及一杂质浓度较该岛型区的浓度为大在该岛型区的第二表面部分中形成,且利用该岛型区其中一第三表面部分从该第一表面部分隔开;其中该基板被偏压在一第一偏压电压,该岛型区被偏压在一第二偏压电压,且该第一半导体区被偏压在一第三偏压电压,该第二与第三偏压电压在该岛型区与该第一半体体区间建立一逆向偏电压差,且其中该第一偏压电压较该第二偏压电压为负;一在该岛型区的第三表面部分上形成的一绝缘层且覆盖在该岛型区的第一及第二表面部分;及一在上述绝缘层上形成的传导层。32.如申请专利范围第31项所述之半体体元件,其中该岛型区与该第一半导体区间之崩溃电压,在该第一偏压电压较该第二偏压电压为负时,系较在该第二偏压电压与该第一偏压电压大致相同时为高。33.一种半导体元件,其包含:一具有P型传导型态半导体材料的介电隔离岛型区的半传体基板;一具N型传导型态的第一半导体区域,其在上述岛型区的第一表面部分形成,因此该岛型区的半导体材料在该第一半体体区底下延伸且因此将该第一半导体区的底部部分从该岛型区的底部部分分离,且其中该岛型区在其与该第一半体体区接界面处有高于该岛型区之该底部部分杂质浓度;一属于P型传导型态的一第二半导体区,在该第一半传体区的第一表面部分形成;一属于P型传导型态的第三半导体区及一杂质浓度较该岛型区的浓度为大在该岛型区的第二表面部分中形成,且利用该岛型区其中一第三表面部分从该第一表面部分隔开;其中该基板破偏压在一第一偏压电压,该岛型区被偏压在一第二偏压电压,且该第一半导体区被偏压在一第三偏压电压,该第二与第三偏压电压在该岛型区与该第一半传体区间建立一逆向偏压电压差,且其中该第一偏压电压较该第二偏压电压为正;一在该岛型区的第三表面部分上形成的一绝绿层且覆盖在该岛型区的第一及第二表面部分;及一在上述绝缘层上形成的传体层。34.如申请专利范围第33项所述之半导体元件,其中该岛型区与该第一半传体区间之崩溃电压,在该第一偏压电压较该第二偏压电压为正时,系较在该第二偏压电压与该第一偏压电压大致相同时为高。35.一种双极性电晶体元件,包含:一具有一介电隔离集极岛型区的半导体基板;一基极区,形成于该集极区之一第一表面部分处,使得该集极区在该基极区底下延伸且将该基极区之一底部部分与该集极岛型区之一底部部分分离,且其中该集极岛型区在其与该基极半导体区接界面处有大于该集极岛型区之该底部部分处的杂质浓度;一射极区,形成于该基极区之一第一表面部分处;施加于该基板之一第一偏压电位;及施加于该集极岛型区之一第二偏压电倥;且其中该第一及第二偏压电位各别之値,会使该双极性电晶体之BVCEO値大约等于其値将会不存在之状况,该集极岛型区在其与该基极区接界面处有大于该集极岛型区之该底部部分处的杂质浓度。36.如申请专利范围第35项所述之双极性电晶体元件,更进一步包括与该半导体基板及该集极岛型区成介电隔离的一材料通道,该通道被配置成邻近于该集极岛型区。37.如申请专利范围第36项所述之双极性电晶体元件,其中该材料通道在不同于该基板的电压下被偏压。38.如申请专利范围第35项所述之双极性电晶体元件,其中该基极区具有一在该集极岛型区内之第一深度,该集极岛型区具有一阶梯状杂质浓度剖面,从该集极岛型区表面递减且延伸至一较该基极区在该集极岛型区中的该第一深度为深的一个第二深度处,因此该集极岛型区的最低杂质浓度在该基极区的底部以下出现。39.如申请专利范围第38项所述之双极性电晶体元件,戈中该集极岛型区之整个厚度具有一阶梯状杂质浓度剖面。40.如申请专利范围第35项所述之双极性电晶体元入,其中该集极岛型区包括有传导型态对应于该集极岛型区之传导型态的另一个半导体区,配置在该集极岛型区之一较大杂质浓度部分之下,且该另一半导体区具有较该较大杂质 |
