| 主权项 |
1.一种用以将一第一程式码翻译成一第二程式码,以及在将第一码之指令之状态基素加以保留之情况下,用以执行第二码之方法,第一程式码可在一其中之第一结徵巳可在第一指令组上应用之电脑上执行,第二程式码则可在一其中设有一记忆及登录状态,且其中之第二结构已可在一较第一指令组简化之第二指令组上应用之电脑上执行者,该方法之步骤如下:操作一第一电脑,以将第一码指令翻译为其所对应之第二码指令;将每一第一码令所对应之第二码指令粗合为一其中至少依序钠有二辇组之六小识则指令序列,其中之第一鞋组钠有执行状态更新以外之指令作业,且在执行之后可放弃,而不致有引发状态失误之虞之第二组指令;其中之第二群组则纳有包括所有为执行被翻译之第一码指令所必须之特殊书写指令在内之所有记忆及登录状态更新指令;为事先决定之单一书写指令,而在一前述之第二指令组内纳入以一「其中具有一用以处理一输至一第一记忆部位内之单一书写之」第一副序列,但,该第一副序列在执行时不得岔断,亦不得因可能接至前述记忆状态之任何其他处理机,而有任何足以构成困扰,造成冲突之书写输至前述第一记忆部位;为多重书写指令,而在前述第二指令组内纳入一第二特则书写指令,以利纳入一第二副序列,以将所有在执行时不得岔断,且不得因可能接至前述记忆状态之任何其他处理机,而有任何足以造成冲突之书写输入之多重书写加以处理者;操作前述第二电脑系统,以执行第二程式码;在第二码执行期间就每干不同步事之发生,加以判定;在第二码执行期间,在若有前述其他处理机接至前述理记忆状态之情况下,就每一发生于第一记忆部位上之有冲突性之书写作一判定;在所有第一组指令执行完毕之前,在序列执行期间;或,若第一组指令业巳执行完毕,在任何一可能有例外情况发生之第二组指令执行之前,放弃为保留第一码指令之状态基素及第一码指令之大小识则,雨对任何大小识别用第二码指令序列之再试,以促成随后之对不同步事故之处理程序;在第一副序列执行完毕之前,若另一处理机作出一有冲突之书写时,别包括第一副序列在内之所有大小识别第二码指令序列内之第一特别指令副序列,其「再试」均予以后弃以及再试到完全执行成功时为止;在尝试执行前述第一副序列期间,若有一不同步事故岔,放弃对于所有包括前述第一副序列在内之大小识别用第二码指令序列之「再试」;以及A)若第二副序列被纳入大小识别序列内,且若不同步事故之介入顶多是发生于第二指令副序列执行期间一第一书写之后时,或B)若不同步事故之介入是发生于第一组内所有可能有例外情况出现之状态更新指令之后时,则将延后对于不同步事故介入之处理,且所有正在执行之大小识别第二码指令序列将优先完成之。2.根据由请专利范围第1项所述之方法,其中所称之第一副序列乃一读取一修正一写副序列者。3.根据申请专利范围第2项所述之方法,其中所称之第一副序列乃用以执行一局部书写指令或一联锁更新指令者,且该第一副序列内纳有一负载锁定之有条件贮存序列,以读取及修正输入资料,有条件的将合成资料加以贮存,及在其执行期间,在有一有冲突之书写发生之情况下使前述第一副序列挫败,及在同一期问内并无有冲突性之书写发生之情况下,使该第一副序得以完成者。4.根据申请专利范围第1项所述之方法,其中所称之第二副序列内纳有单一特权结构库(PAL)传呼常规,以在启动后执行该第二副序列及其中所纳入之一切书写者,此外,在当时之指令序列执行期间若先前并无岔断事故发生,且所有之其余状态进出可在无例外之情况下得以完成之前提下,可允许该PAL传呼常规之启动是也。5.根摧申请专利范围第4项所述之方法,其中所称之PAL传呼常规内设有一第一副常规;以对一有待执行之第一书写加以测试,以就其是否为一局部书写加以判定;又可据以实施一负载锁定之有条件贮存,以在前述第一书写为一局部书写之情况下予以执行之;又可在尝试执行前述第一副常规期间;若有条件贮存因前述氻一处理机所为之有冲突性之状态书写,而挫败时,可有选择性的再试负载锁定有条件贮存;在未选择重试之情况下在第一次试作期间,或,在有选择重试之情况下,在一后续之再试期间,若并无「有冲突性」之状态书写发生之情况下,将负载锁定之有条件贮一贮存完成之,在此情况下前述之PAL传呼常规被锁定,以在第一副常规完成时完成之,且有一第二副常规将接着对一有待执行之第二书写加以测试,以就其是否为一局部书写作一判定;又在第二书写为一局部书写之情况下实施一负载锁定有条件贮存,以执行第二书写;又在因对第二副常规企图执行期间前述其他处理机所为之有衡突性状态书写,导致有件贮存挫败时,再试负载锁定之有条件贮存,直至完成为止,且在此情况下每一有待执行之连续书写均将由一大体上与第二副常规相同之副常规之,直到所有书写在执行后完成前述PAL之传呼时为止。6.根据申请专利范圉第5项所述之方法,其中所称之第一副常规将一直试到其全部完成时为止。7.一种用以将一第一程式码翻译为一第二程式码,以及用以在将第一码之指令状态基素加以保存之情况下,执行第二程式码之方法,第一程式码可在一其中之第一结构已可在第一指令组上应用之电脑上执行,第二程式码则可在一其中设有一记忆及登录状态,且其中之第二结构已可在一较第一指令组简化之第二指令组上,应用之电脑上执行者,其步骤如下:操作一第一电脑,以将第一码指令依披一[依据第二码指令定第一码指令之]模码,翻译成其所对应之第二码指令;将每一第一码指令所对应之第二码指令组合为一其中至少依序设有两群之大小识别指令序列,第一群组内纳有负责状态更新以外之指令作业,且在执行后不加以放弃而无招引状态失误之虞之第二码指令,而第二群组内则纳有所有记忆及登错状态更新指令包括所有为执行被翻译之第一码指令所必须之特殊书写指令在内;组成一特别书写指令,以纳入一副序列,以处环理一输至一第一记忆部位之单一书写,但该单一书写在执行时不得中断,亦不得容许有任何因可能接至该记忆状态上之任何其他处理机,而对第一记忆部位造成有冲突性之书写之情况存在;操作一可在第二结构上应用之第二电脑系统,以执行第二程式码;就在第二码执行期间是否有一不同步故发生,作一判定,在第二码执行期间,在有前述其他处理机接至记忆状态之情况下,就其第一记忆部位所造成之每一有冲突性之书写,作一判定;在所有第一组指令执行完毕之前若在序列执行期间有一不同步事故介入,或,在第一组指令巳经执行之情况下,在所有可能有例外出现之第二组指令执行之前,所有为将第一码指令之状态基素及大小识别加以保留,而对大小识别第二码指令之再试企图均予以放弃,以利针对不同步事故所取之处理程序之进行;若在前述副序列执行完成之前,前述其他处理机作出一项有冲突性之书写,放弃对于任何包括副序列在内之大小识别用第二码指令序列内之前述特别指令序列之再试,直到执行完成时为止;若在企图执行副序列期间,有一不同步事故发生时,放弃对于包括前述副序列在内之所有大小识别用第二码指令序列之再试;若不同步事故之干扰发生于前述有可能有例外状况凝生之第二组内之所有状态更新指令之后时,将对一不同步事故之排除处理延后,优先完成所有正在执行中之识别大小用第二码指令序列。8.根据申请专利范围第7项所述之方法,其中所称之第一副序列系一读取-修正-书写副序列。9.根据申请专利范围第8项所述之方法,其中之所以用有前述第一副序列,其目的乃在实施一局部书写指令或一联锁更新指令,该第一副序列内纳有一负载锁定有条件贮列,以读取及修正输入资料,在有条件之情况下将会成资料加以贮存,及,在其执行期间有一「有冲突之」书写发生时,迫使前述第一副序列挫败,或在同一期间无「有冲突」之书写发生时,将该第一副序列完成者。10.一种用以将一第一程式码翻译成一第二程式码,及在将第一码指令之最基本状态加以留之情况下,用以执行第二码之方法,第一程式码可在一其中之第一结构已可在一第一指令组上应用之电脑上执行,第二程式码别可在一其中设有一记忆及登录状态,且其中之第二结构巳可在一较第指令组简化之第二指令组上应用之电脑上执行者,该方法之步骤如下:操作一第一电脑,以将第一码指令依据一「根据第二码指令界定之第一码指令之」模码,翻译成其所对应之第二码指令,将每一第一码指令所对应之第二码指令组合为一其中至少依序设有两群组之大小识别序列,第一群组内纳有负责状态更新以外之指令作业,且在执行后可加以放弃而无导致状态失误之处之第二码指令,而第二群组内别纳有所有记忆及登录状态更新指令,包括所有为执行被翻译之第一码指令,所必须之特殊书写指令在内,组成一特别书写指令,以纳入一副序列,以处理一输至第一记忆位之单一书写,但该单一书写在执行时不得中断;亦不容许有任何因可接至该记忆状态上之任何其他处理机,而对第一记忆部位造成有冲突性之书写之状况存在,操作一可在第二结构上应用之第二电脑系统以执行第二程式码,就第二码执行期间是否有一不同步事故发生,作一判定,在所有第一组指令执行完毕之前,若在序列执行期间有一不同步事故介入,或,在第一组指令已经执行之情况下,在所有可能有例外出现之第二组指令执行之前,消所有为将第一码指令之状态基素及大小识别加以保留,而企图再试一次之大小识别用第二码指令均加以放弃,以利针对不同步事故所取之处理程序之进行、在A)若第二副序列已纳入大小识别指令序列,且在第二指令副序列执行期间,若不同步事故之介入顶多只是发生于一第书写之后时,或B)若不同步事故之介入是发生于所有有可能有例外情况出现之第二组内之状态更新指令之执行之后之情况下时,将对不同步事故之处理延后以利任何当时正在轨行之大小识别第二码指令之优先完成者。11.根据申请专利范围第10项所述之方法,其中所称之第二副序列内纳有一单一特权结构库(PAL)传呼常规,当该常规启动时,可执行前述第二副序列及所有纳于其内之书写,且该常规之启动,在当时之指令序列执行期间若先前并无中断干扰以及若所有其余之状态进出可在无例外之情况下完成之前提下方得为之。12.根据申请专利范围第11项所述之方法,其中所称之PAL传呼常规内设有一第一副常规,以对一有待执行之第一书写加以测试,以就其是否为一局部书写加以判定;又可据以实施一负载锁定之有条件贮存以及在当前述第一书写为一局部书写之情况下予以执行之;又可在缩试执行前述第一副常规期间,若有条件贮存因前述另一处理机所为之有冲突之状态书写,而挫败时,可有选择性的再试负载锁定有条件贮存;在未择再试之情况下,在第一次试作期间,或,在有重试选择余地之情况下,在一后续之再试期间,若并无「有冲突性」之状态书写发生之情况下,将负载锁定之有条件贮存完成之,在此情况下前述之PAL传呼常规被锁定,以在第一副常规完成时完成之,且有一第二副常规将接者对一有待执行之第二书写加以测试,以就其是否为一局部书写作一判定,又在第二书写为一局部书写之情况下实施一负载锁定有条件贮存,以执行第二书,又在因对第二副常规企图执行期问前述其他处理机所为之有冲突性状态书写,导致有条件贮存挫败时,再试负载锁定之有条件贮存,直至完全完成时为止,且在此情况下每一有待执行之连续书写均将由一大体上与第二副常规相同之副常规处理之,直到所有书写在执行后完成前述PAL之传呼时为止。13.根据申请专利范围第12项所述之方法,其中所称之第一常规将一直重试至其完全完成时为止。14.一种用以将一第一程式码翻译成一第二程式码,及在将第一码之指令之最基本状态加以保留之情况下,用以执行第二码之方法,第一程式码可在一其中之第一结构已可在一第一指令组上应用之电脑上执行,第二程式码则可在一其中设有一记忆及登录状态,且其中之第二结构已可在一较第一指令组简化之第二指令组上应用之电脑上执行者,其步骤如下:操作一第一电脑,以将第一码指令依据一「根据第二码指令界定第一码指令之」模码,翻译成其所对应之第二码指令;将每一第一码指令,所对应之第二码指令组合为一其中至少依序设有两群组之大小识别指令序列,第一群组内纳有负责状态更新以外之指令作业,且在执行后可加以放弃而无招引状态失误之能之第二码指令,而第二群组内别钠有所有记忆及登录状态更新指令,包括所有为执行被翻译之第一码指令所必须之特殊审写指令在内;组成一第一特别书写指令,以纳入一第一副序列,以虚理-输至-第-记忆部位内之单一书写,但该单一书写在执行时不得中断,亦不得容许有任何因可能接至该记忆状态上之任何其他处理机,而对第一记忆部位造成有冲突性之书写之情况存在;组成一第二特别书写指令,以纳入一第二副序列,以处理所有在执行过程中不得中断之多重出写;将前述第一副序列加以组合,以便在其执行完成之前,若前述另一处理机作出有一「有冲突之」书写之情况下,放弃「再试」之企图,直到执行完全完成时为止;将前述第一副序列加以组合,以使在企图执行该副序列期间,若有不同步事故介入时,使之挫败,以促成对将该第一副序列包括在内之所有大小识别用第二码指令之执行之「再试」;及将前述第二副序列加以组合,以达成不中断之特权执行,以将在第二码执行期间对于所有不同步事故之处理延缓至第二序列执行完成之后为止。15.一种用以将一第一程式码翻译成一第二程式码,及在将第一码指令之最基本状态加以保留之情况下,用以执行第二码之方法,第一程式码可在一其中之第结构已可在一第一指令组上应用之电脑上执行,第二程式码则可在一其中设有一记忆及登录状态且其中之第二结构已可在一较第一指令组简化之第二指令组上应用之电脑上执行者,每一第一码指令所对应之第二码指令组合成一至少由两个群组所构成之大小识别指令序列,第一群组中包纳有负责状态更新以外之指令作业,且在执行后加以放弃不致于有招引状态失误之虞之第二码指令,第二群组中别纳有包括所有为执行被翻之第一码指令所必须之特别书写指令,另设有一第一特别书写指令,其中纳有一第一副序列,以处理一输至一第一记忆部位之单一书写,但,该单一书写在执行时不得中断;且不得因可能可接至前述记忆状状态上之其他处理机,而有任何有冲突性之书写输至前述第一记忆部位上者,以及一第二特别书写指令,其中纳有一第二副序列,以处理所有在执行时不得中断之多重书写者,上述方法之步骤如下:操作一可在第二结构上应用之第二电脑系统,以执行第二程式码;在第二码执行基间,针对每一不同步事故之发生,作一判定;在第二码执行期间,在有前述其他处理机接至前述记忆状态之情况下,针对每一发生于前述第一记忆部位之有衔突性书写,作一判定;在所有第一组指令执行完毕之前,若在序列执行期间有一不同步事故介入,或,在第一组指令已经执行之情况下,在所有可能有例外出聚之第二组指令执行情况下,在所有可能有例外出现之第二组指令执行之前,所有为将第一码指令之状态基素及大小识别加以保留,而对大小识别第二码指令之再试企图均予以放弃,以利针对不同步事故所采取之处理程序之进行;若在前述副序列执行完成之前,前述其他处理机作出一项有冲突性之书写时,别放弃对于包括第一副序列在内之大小识别第二码指令序列内之前述特别指令序列之再试,直到执行完成时为止;若在企图执行副序列期间,有一不同步事故发生时,放弃对于包括前述副序列在内之所有大小识别用第二码指令序列之再试;在A)若第二副序列已纳入大小识别指令序列,且,在第二指令副序列执行期间,若不同步事故之介入顶多只是发生于一第一书写之后时或B)若不同步事故之介入是发生于所有有可能有例外情况出现之第二组内之状态更新指令之执行之后之情况下时,对于不同步事故之处理将延后,以利所有当时正在执行之大小识别第二码指令之序列优先完成。16.一种用以将一第一程式码翻译成一第二程式码,及在将第一码之指令之最基本状态加以保留之情况下,用以执行第二码之系统,第一程式码可在一其中之第一结构已可在一第一指令组上应用之电脑上执行,第二程式码则可在一其中设有一记忆及登录状态,且其中之第二结栟巳可在一较第一指令组简化之第二组指令上应用之电脑上执行者,该系统之构成组元如下:一其中设有一第一处理机,以将第一程式码翻译成第二程式码之第一电脑系统,及一按至该第一处理机上之第一记忆系统;用以将以第一码所作成之每一连续指令,依据一模码,翻译成第二码指令,以作为第二程式码,贮存于前述第一记忆系统内之装置;用以将每一第一码指令所对应之第二码指令组合为一其至少依序设有两群组之大小识别指令序列之装置,第一群组内纳有负责状态更新以外之指令作业,且在执行后可加以放弃而无招引状态失误之虞之第二码指令,而第二群组内则纳有所有纪忆及登录状态更新指令,包括所有为执行被翻译之第一码指令所须之特别书写指令在内;用以组成一第一特别书写指令,以纳入一第一序列,以处理一输至一第一记忆部位内之单书写之装置,但上述单一书写在执行时不得中断,亦不得容许有任何因可能按至该记忆状态上之任何其他处理机,而对第一记忆部位构成有冲突性之书之情况存在,用以组成一第二特别书写指令,以纳入一第二副序列,以处理所有在执行过程中不得中断之多重书之装置;一用以执行因前述第一电脑系统之输出而生成之第二码之第二电脑系统,该第三电脑系统统系由前述第二结构,一第二处理机,一记忆及登录状态,包括一接至第二处理机之第二记忆系统在内之组元,所组成者;用以就第二码执行期间,所发生之每一不同步事故,以及若有另一处理机接至前述记忆状态之情况下,该处理机输至第一记忆部位之每一有冲突性书写,作一判定之装置;在所有第一组指令执行完成之前,若在序列执行期间有一不同步事故介入,或,在第一组指令已经执行之情况下,在所有可能有例外出现之第二组指令执行之前,将所有为将第一码指令之状态基素及大小识别加以保留,而对大小识别第二码指令之再试企图均予以放弃,以利针对不同步事故所采取之处理程序之进行之装置;若在前述副序列执行完成之前,前述其他处理机作出一项有冲突性之书写时,用以放弃对于包括第一副序列在内之大小识别第二码指令序列内之前述特别指令序列之再试,直到执行完成时为止之装置;若在企图执行副序列期间,有一不同步事故发生时,用以放弃对于包摇前述副序列在内之所有大小识别用第二码指令序列之再试之装置;在A)若第二副序列已纳入大小识别指令序列,且,在第二指令序列执行期间,若不同步事故之介入顶多只是发生于一第一书写之后时,或B)若不同步事故之介入是发生于所有有可能有例外情况出现之第二组内之状态更新指令之执行之后之情况下时,用以将对不同步事故之处理延后,以利所有当时正在执行之大小识别第二码指令序列之优先完成之装置。17.根据申请专利范围第16项所述之系统,其中所称之第一副序列为一读取-修正-书写副序别。18.根据申请专利范围第17项所述之系统,其中之所以采用有前述第一副序列,其目的乃在实施一局部书写指令或一联锁更新指令,该第一副序列内纳有一负载锁定有条件贮存序列,以读取及修正输入资料,在有条件之情况下将合成资料加以贮存,及,在其执行期间若发生一足以引发冲突之书写时,迫使前述第一副序列挫败,或在同一期间并无足以引发冲突之书发生时,将该第一副序列完成。19.根据申请专利范围第10项所述之系统,其中所称之第二副序列内纳有一单一特权结构库(PAL)传呼常规,当其启动后,可执行前述第二副序列及所有包纳于其内之书写,且在目前所执行之指令序列期间若先前并无中断事故发生,或所有其余之状态进出可在无例外之情况下完成时,方得以充许该PAL传呼常规之启动。20.根据申请专利范围第19项所述之系统,其中所称之PAL传呼常规内设有一第一副常规,以对一有待执行之第一书写加以测试,以就其是否为一局部书写加以判定,又可据以实施一负载锁定之有条件贮存,以及在当前述第一书写为局部书写之情况下予以执行之;又可在尝试执行前述第一副常规期间,若有条件贮存因前述第一处***理机所为之有冲突之状态书写,而挫败时,可有选择性的再试负载锁定有条件贮存;在未选择再试之情况下,在第一次试作期间,或,在有重试选择余地之情况下,在一后续之再试期间,若并无足以造成冲突之状态书写发生之情况下,将负载锁定之有条件贮存完成之,在此情况下前述之PAL传呼常规被锁定之,以在第一副常规完成时完成之,且有一第二副常规将接者对一有待执行之第二书写加以测试,以就其是否为一局部书写作一判定,又在第二书写为一局部书写之情况下实施一负载锁定有条件贮存,以执行第二书写;又在因对第二副常规企图执行期间前述其他处理机所为之有冲突性状态书写,导致有条件贮存挫败时,再试负软锁定之有条件贮存,直至完全完成时为止,且在此情况下每一有待执行之连续书写均将由一大致上与第二副常规相同之副常规处理之,直到所有书写在执行后完成前述之PAL之传呼时为止。21.根据申请专利范围第20项所述之系统,其中所称之第一副常规将一直重试至其完全完成时为止。22.一种用以将一第一程式码翻译成一第二程式码,及在将第一码之指令之最基本状态加以保留之情况下,用以执行第二码之系统,第一程式码可在一其中之第一结构已可在一第一指令组上应用之电脑上执行,第二程式码则可在一其中设有一记忆及登录状态,其中之第二结构已可在一较第一指令组简化之第二指令组上应用之电脑上执行者,该系统之结构包括:一其中设有一第一处理机,以将一第一程式码翻译成第二程式码之第一电脑系统,及一接至该第一处理机上之第一记忆系梳;用以将第一码所作成之每一连续指令,依据前述模码,翻译成第二码指令,以作为第二程式码,贮存于前述第一记忆系统内之装置;用以将每一第一码指令所对应之第二码指令组合为一其中至少依序设有两群组之大小识别指令序列之装置,第一群组内纳有负责状态更新以外之指令作业,且在执行后可加以放弃而无招引状态失误之虞之第二码指令,而第二群组内别纳有所有记忆及登录状态更新指令,包括所有为执行被翻译之第一码指令所必须之特别书写指令在内;用以组成一第一特别书写指令,以纳入一第一副序列内,以处理一输至一第十记忆部位内之单一书写之装置,但该单一书写在执行时不得中断,亦不得容许有任何因可能接至该记忆状态上之任何其他处理机,而对第一记忆部位构成有冲突性之书写之情况存在;一用以执行因前述第一电脑系统之输出而生成之第二码之第二电脑系统,该系统系由前述第二结构,一第二处理机,一记忆及登录状态,包括一接至第二处理机之第二记忆系统在内之组元,所组成者;用以就第二码执行期间,所发生之每一不同步事故,以及若有另一处理赚接至前述认忆状态之情况下,就该处理机输出第一记忆部位之每一有冲突性书写,作一判定之装置;在所有第一组指令执行完成之前,若在序列执行期间有一不同步事故介入,或,在第一组指令已经执行之情况下,在所有可能有例外情况出现之第二组指令执行之前,将所有为将第一码指令之最基本状态及大小织别加以保全,而对大小识别第二码指令之再试企图均予以放弃,以利针对不同步事故所采取之处理程序之进行之装置;若在前述副序列执行完成之前,前述其他处理机作出一项具有卫突性之书写时,用以放弃对于包括第一副序列在内之大小识别第二码指令序列内之前述特别指令序列之再试,直到执行完成时为止之装置;若在企图执行副程序期间,有一不同步事故发生时,用以放弃对于包括前述副序列在内之所有大小识别用第二码指令序列之再试之装置;包括前述第二处理机及第二记忆系统在内之,在不同步串故之介入是发生于所有可能有例外情况出现之第二组内之状态更新指令之执行之后之情况下时;用以将对不同步事故之处理延后,以利所有当时正在执行之大小识别第二码指令序列之优先完成之装置。23.根据申请专利范围第22项所述之系统,其中所称之第一副序列乃一读取-修正-书写副序列。24.根据申请专利范围第23项所述之系统,其中之所以采用有前述第一副序列,其目的乃在实施一局部书写指令或一联锁更新指令,该第一副序列内纳有一负载锁定有条件贮存序列,以读取及修正输入资料,在有条件之情况下将合成资料加以贮存,及,在其执行期间若发生一足以引起冲突之书写时,迫使前述第一副序列挫败,或在同一期间内并无足以引发冲突之书写发生时,将该第一副序列完成。25.一种用以将一第一程式码翻译成一第二程式码,及在将第一码之指令之最基本状态加以保留之前提下,用以执行第二码之系统,第一程式码可在一其中之第一结构已可在一第一指令组上应用之电脑上执行,第二程式码则可在一其中设有一记忆及登录状态,且其中之第二结构已可在一较第一指令组简化之第二组指令上应用之电脑上执行者,该系统之构成组元如下:一其中设有一第一处理机,以将第一程式码翻译为第二程式码之第一电脑系统及一接至该第一处理机上之第一记忆系统;用以将第一码所作成之每一连续指令,依据前述模码,翻译成第二码指令,以作为第二程式码,贮存于前述第一记忆系统内之装体,用以将每一第一码指令所对应之第二码指令组合为一其中至少依序设有两群组之大小识别指令序列之装置,第一群组内纳有负责状态更新以外之指令作业,且在执行后可加以放弃,而无招引状态失误之虞之第二码指令,而第二群组内别纳有所有记忆及状态更新指令,包括所有为执行被翻译之第一码指令所必须之特别书写指令在内者;用以组成一第二特别书写然令,以纳入一第二副序列,以处理所有在执行过程中不得中断之多重书写之装置;一用以执行因前述第一电脑之输出而生成之第二码之第二电脑糸统,该系统乃由前述第二结构,一第二处理机,一记忆及登录状态,包括一接至第二处理机之第二记忆系统在内之组元,所组成者;在第二码执行期问,就每一不同步事故之发生,作一判定之装置,在所有第一组指令执行完成之前,若在序列执行期间有一不同步事故介入,或,在第一组指令巳经执行之情况下,在所有有可能有例外出现之第二组指令执行之前,将所有为将第一码指令之状态基素及大小识别加以保全,而对大小识别第二码指令之再试企图均予以放弃,以利针对不同步事故所采取之处理程序之进行之装置;包括前述第二处理机及第二记忆系统在内之,在A)若第二副序列已纳入大小识别指令序列,且,在第二指令副序列执行期间,若不同步事故之介入顶多只是发生于一第一书写之后时,或B)若不同步事故之介入是发生于所有可能有例外情况出现之第二组内之状态更新指令之执行之后之情况下时,用以将对不同步事故之处理延后,以利所有当时正在执行之大小识别第二码指令序列之优先完成之装置。26.根据申请专利范围第25项所述之系统,其中所称之第二副序列内纳有一单一特权结构库(PAL)传呼常规,当其启动后,可执行前述第二副序列及所有包纳于其内之书写,且在目前所执行之指令序列期间内若并无中断事故发生,或所有其余之状态进出可在无例外之情况下完成时,方得以允许该PAL传呼常规之启动。27.根据申请专利范围之第26项所述之系统,其中所称之PAL传呼常规内设有一第一副常规,以对一有待执行之第一书写加以测试,以就其是否为一局部书写加以判定,又可据以实施一负载锁定之有条件贮存,以汲在当前述第一书写为一局部书写之情况下予以执行之,又可在尝试执行前述第一副常规期间,若有条件贮存因前述第一处理机所为之有冲突之状态书写,而挫败时,可有选择性的再试负载锁定有条件贮存,在未选择再试之情况下,在第一次试作期间,或,在有重试选择余地之情况下在一后继之再试期间,若并无足以造成冲突伏之状态书写发生时,将负载锁定之有条件贮存完成之,且有一第二副常规将接者对一有待执行之第一书写加以测试,以就其是否为一局部书写一判定;又在第二书写为一局部书写之情况下实施一负载锁定有条件贮存,以执行第二书写;又在因对第二副常规企图执行期间,因前述其他处理机所为之有冲突性状态书写,导致有条件贮存之挫败时,再试负载锁定之有条件贮存,直至完全完成时为止,且在此情况下每一有待执行之连续书写均将由一大体上与第二副常规相同之副常规处理之,直到所有书写在执行后完成前述之PAL之传呼时为止。28.根据申请专利范围之第27项所述之系统,其中所称之第一副常规一直重试至其完全完成时为止。29.一种用以将一第一程式码翻译成一第二程式码,以及在将第一码之指令之最基本状态加以保全之情况下,用以执行第二码之系统,第一程式码可在一其中之第一结构巳可在一第一指令上应用之电脑上执行,第二程式码则可在一其中设有一记忆及登录状态,其中之第二结构巳可在一较第一指令组简化之第二指令组上应用之电脑上执行者,该系统之结构包括:一其中设有一第一处理机,以将一第一程式码翻译成第二程式码之第一电脑系统,以及一接至该第一处理机上之第一记忆系统;用以将第一码所作成之每一连续指令,依据前述模码,翻译成第二码指令,以作为第二程式码,贮存于前述第一记忆系统内之装置;用以将每一第一码指令所对应之第二码指令组合为一其中至少依序设有两群组之大小识别指令序列之装置,第一群组内纳有负责状态更新以外之指令作业,且在执行后可加以放弃而无招引状态失误之虞之第二码指令,而第二群组内则纳有所有记忆及登录状态更新指令,包括所有为执行被翻译之第一码指令所必须之特别书写指令在内;用以组成一第一特别书写指令,以纳入一第一副序列,以处理一输至一第一记忆部位内之单一书写之装置,但上述单一书写在执行时不得中断,亦不容许有任何因可能接至该记忆状态上之任何其他处理机,而对第一记忆部位构成有冲突性之书写之状况存在;用以组成一第二特别书写指令,以纳入一第二副序列,以处理所有在执行过程中不得中断之多重书写之装置,若在前述副序列执行完成之前,前述其他处理机作出有一项有冲突性之书写时,用以放弃对于包括第一副序列在内之大小识别第二码指令序列内之前述特别指令序列之再试,直到执行完成时为止之装置,在企图执行前述之第一副序列期间,若有一不同步事故介入时,用以放弃对包括该第一副序列在内之所有大小识别用第二码指令序列之「再试」之「包括前述第二处理机及第二记忆系统」在内之装置;包括前述第二处理机及第二记忆系统在内之,在A)若第二副序列被纳入大小识别序列内,且若不同步事故之介入顶多是发生于第二指令副序列执行期间一第一书写之后时,或B)若不同步事故之介入是发生于第二组内所有可能有例外情况出现之状态更新指令之后时,用以将对于不同步事故介入之处理延后,以优先将正在执行之大小识别第二码指令完成之装置。30.一种用以将第一第一程式码翻译成一第二程式码,及在将第一码指令之最基本状态加以保全之前提下,用以执行第二码之系统,第一程式码可在一其中之第一结构已可在一第一指令组上应用之电脑上执行,第二程式码则可在一其中设有一记忆及登录状态,且其中之第二结构已可在一较第一指令组简化之第二指令组上应用之电脑上执行者,每一第一码指令所对应之第二码指令组合成一至少由两个群组所构成之大小识别指令序列,第一群组中包纳有负责状态更新以外之指令作业,且在执行后,加以放弃而不致于有招引状态失误之虞之第二码指令,第二群组中别纳有包括所有为执行被翻译之第一码指令所必须之特别书写指令,另设有一第一特别书写指令,其中纳有一第一副序列,以处理一输至第一记忆部位之单一书写,但,该单一书写在执行时不得中断,且不得因可能可接至前述记忆状态上之其他处理机,而有任何有冲突性之书写输至前述第一记忆部位上者;以及一第二特别书写指令,其中纳有一第二副序列,以处理所有在执行时不得中断之多重书写者,上述系统之结构包括:用以操作可在第二结构上应用之第二电脑系统,以执行第二程式码之装置,用以在第二码执行期间,针对每一不同步事故之发生,作一判定之装置,用以在第二码执行期间,在有前述其他处理机接至前述记忆状态之情况下,针对每一发生在前述第一记忆部位之有冲突性书写,作一判定之装置,用以在所有第一组指令执行完毕之前,若在序列执行期间有一不同步事故介入,或,在第一组指令已经执行之情况下,在所有可能有例外出现之第二组指令执行之前,放弃所有为将第一码指令之状态基素及大小识别加以保留,而再试所有对大小识别第二码指令之企图,以利针对不同步事故所采取之处理程序之进行之装置,若在前述副序列执行完成之前;在前述其他处理机作出,有一项有冲突性之书写之情况下,用以放弃对于包括第一副序列在内之大小识别第二码指令序列内之前述特别指令序列之再试,直到执行完成时为止之装置,若在企图执行副序列期间,有一不同步事故发生时,用以放弃对于包括前述副序列在内之所有大小识别用第二码指令序列之再试之装置,在A)若第二副序列已纳入大小识别指令序列内,且,在第二指令副序列执行期间,若不同步事故之介入顶多只是发生于一第一书写之后时,或B)若不同步事故之介入是发生于所有有可能有例外情况出现之第二组内之状态更新指令之执行之后之情况下时,用以延后对于不同步事故之处理,以利所有当时正在执行之大小识别第二码指令序列之优先完成之装置。31.一种用以将一第一程式码翻译为第二程式码,以及用以在将第一码之指令状态基素加以保留之情况下,执行第二程式码之方法,第一程式码可在一其中之第一结构已可在第一指令组上应用之电脑上执行,第二程式码则可在一其中设有一记忆及登录状态,且其中之第二结构已可在一较第一指令组简化之第二指令组上应用之电脑上执行者,其步骤如下:操作一第一电脑,以将第一码指令依据一「根据第二码指令界定第一码指定之」模码,翻译成其所对应之第二码指令;将每一第一码指令所对应之第二码指令组合为一其中至少依序设有两群组之大小识别指令序列,第一群组内纳有负责状态更新以外之指令作业,且在执行后可加以放弃而无招引状态失误之虞之第二码指令,而第二群组内则纳有所有记忆及登录状态更新指令,包括所有为执行被翻译之第一码指令所必须之特殊书写指令在内,在前述第二指令群组内至少纳入一第一特别书写指令,其中包括必须作为一整体加以处理,而不得容许有任何干扰事故介入之副程序在内,操作一已可在第二结构上应用之第二电脑系统,以执行第二程式码;在第二码执行期间,就每一实际上,或有可能对前述第一特别书写指令之记忆基素构成冲突之干扰事故之发生作一判定;在所有第一组指令执行完毕之前,若在序列执行期间有一不同步事故介入,或在第一组指令已经执行之情况下,在所有可能有例外情况出现之第二组指令执行之前,放弃所有为将第一码指令之状态基素及大小识别加以保留,而再试大小识别第二码指令之企图,以利针对不同步事故所采取之处理程序之进行;在若前述第一副序列为一包括多重步骤在内之单一书写指令,以及,若在该第一副序列执行完成之前,发现接至前述记忆状态之另一处理机作出有一具有冲突性之书写之情况下,放弃所有大小识别第二码指令序列内之前述第一特别指令副序列,以及一再重试,直到完全执行完成时为止;在企业执行前述之第一副序列期间,若前述第一副序列为一单一书写指令,以及若一不同步事故之介入可以算得上是一可能之冲突事故时,放弃对于包括前述第一副序列在内之所有大小识别第二码指令序列**之再试;在A)若第二副序列已纳入大小识别指令序列,且,在第二指令副序列执行期间,若不同步事故之介入顶多只是发生于一第一书写之后时,或B)若不同步事故之介入是发生于所有有可能有例外情况出现之第二组内之状态更新指令之执行之后之情况下时,延缓对于不同步事故之处理,以利当时正在执行之大小识则第二码指令序列之优先完成者。32.根据申请专利范围第31项所述之方法,其中所称之第一特别书写指令中纳有一第一副序列,以处理一输至一第一记忆部位内之单一书写,但该单一书写在执行时不得中断亦不得容许有任何因可能接至该记忆状态上之任何其他处理机,而对第一记忆部位造成有冲突之书写之情况存在者。33.根据申请专利范围第31项所述之方法,其中所称之第一特别书写指令乃一其中纳入有一第二副序列之第二特别书写指令,以负责处理在执行过程中不得中断之多重书写者。34.一种用以将一第一程式码翻译成一第二程式码,以及在将第一码之指令之最基本状态基加以保留之情况下,用以执行第二码之系梳,第一程式码可在一其中之第一结构已可在第一指令组上应用之电脑上执行,第二程式码则可在一其中设有一记忆及登录状态,且其中之第二结构已可在一较第一指令组简化之第二指令组上应用之电脑上执行者,该系统之构成组元如下:一其中设有一第一处理机,以将第一程式码翻译成第二程式码之第一电脑系统,及一接至该第一处理机上之第一记忆系统,用以将以第一码所作成之每一连续指令翻译成第二码指令之装置,用以将每一第一码指令所对应之第二码指令组合为一其中至少依序设有两群组之大小识则指令序列之装置,第一群组内纳有负责状态更新以外之指令作业,且在执行后可加以放弃而无招引状态失误之虞之第二码指令,而第二群组内则纳有所有记忆及状态更新指令,包括所有为执行被翻译之第一码指令所必须之特别书写指令在内者;一用以执行因前述第一电脑系统之输出而生成之第二码之第二电脑系统,该第二电脑系统系由前述第二结构,一第二处理机,一记忆及登录状态,包括一接至第二处理机之第二记忆系统在内之组元,所组成者;用以在第二码执行期间,就每一实际上,或有可能对前述第一特别书写指令之记忆基素构成冲突之干扰事故之发生,作一判定之装置,用以在所有第一组指令执行完毕之前,若在序列执行期间有一不同步事故介入,或,在第一组指令已经执行之情况下,在所有可能有例外出现之第二组指令执行之前,放弃所有为将第一码指令之状态基素及大小识则加以保留,而再试所有对大小识则第二码指令之企图,以利针对不同步事故所采取之处理程序之进行之装置;若在前述副序列执行完成之前,在前述其他处理机作出有一项有冲突性之书写之情况下,用以放弃对于包括一副序列在内之大小识别第二码指令序列内之前述特别指令序列之再试,直到执行完成时为止之装置;在前述之第一副序列为一单一书写指令.,且在企图执行该第一副序列期间,若有一不同步事故介入岔断之情况下,用以放弃对包括该第一副序列内之所有大小识别第二码指令序列之再试之装置;及在A)若第二副序列已纳入大小识则指令序列,且,在第二指令副序列执行期间,若不同步事故之介入顶多只是发生于一第一书写之后时,或B)若不同步事故之介入是发生于所有有可能有例外情况出现之第二组内之状态更新指令之执行之后之情况下时,延缓对于不同步事故之处理,以利当时正在执行之大小识则 |
