主权项 |
1﹒一种在半导体积体电路中减小金属线内的金属孔洞之方法,该积体电路包含一周围的电介质层,以及一位于部分半导体层上的保护膜,该方法包括如下步骤:(a)供应一金属层至保护膜上;(b)蚀刻该金属层俾形成多数个金属线;(c)淀积该保护膜至该等金属线上﹒使得该金属线与周围的电介质材料隔离,该保护膜和金属层及周围的电介质材料不起反应;(d)除去积体电路上的保护膜,除了包覆该等金属线的区域之外。2﹒如申请专利范围第1项之方法,该电介质层含有二氧化矽(SiO2)。3﹒如申请专利范围第1项之方法,该半导体层含有矽。4﹒如申请专利范围第1项之方法,该金属层含有铝5﹒如申请专利范围第1项之方法,该积体电路的制造系在400℃至50℃的温度之间。图示简单说明:第1图系显示一位于金属线内的孔洞,该金属线的宽度为10微米。第2图系显示一位于金属线内的孔洞,该金属线的宽度为0.6微米。第3图系图2之孔洞的剖视图。第4图系先前技艺之半导体装置的截面图。第5图系本发明之半导体装置的截面图。 |