| 主权项 |
1.一种具有转动率控制的输出缓冲器,适用于一第一电压位准与一第二电压位准之间,用以将由信号输入端输入之信号使之从信号输出端输出,上述具有转动率控制的输出缓冲器包括:一第一电压位准开闭装置,耦合于上述第一电压位准与上述信号输出端之间,用以使上述第一电压位准与上述信号输出端断开、连接;一第二电压位准开闭装置,耦合于上述第二电压位准与上述信号输出端之间,用以使上述第二电压位准与上述信号输出端断开、连接;以及一控制装置,耦合至上述第一电压位准开闭装置及第二电压位准开闭装置,用以依据由上述信号输入端的信号而输入开闭信号至上述第一、第二电压位准开闭装置,而控制上述第一、第二电压位准开闭装置,进而使上述信号输出端输出第一、第二电压位准;其特征在于:于上述控制装置与上述第一、第二电压位准开闭装置之间设有延迟装置,用以将由上述控制装置所发出的开闭信号予以延迟,而使上述第一、第二电压位准开闭装置打开时间错开。2.如申请专利范围第1项所述之具有转动率控制的输出缓冲器,其中,上述控制装置系由延迟电路并联一开闭元件所构成。3.如申请专利范围第2项所述之具有转动率控制的输出缓冲器,其中,上述延迟电路为反相器,而上述开关元件为MOS电晶体。第1图系显示习知具有转动率控制的输出缓冲器的电路图;第2图系显示第1图中PMOS及NMOS电晶体的闸极受电压而形成导通及不导通的时序图;第3图系显示本创作之具有转动率控制的输出缓冲器之第一实施例的电路图;第4图系显示第3图中PMOS及NMOS电晶体的闸极受电压而形成导通及不导通的时序图;第5图系显示本创作之具有转动率控制的输出缓冲器之第二实施例的电路图;第6图系显示第5图中MOS电晶体的闸极受电压而形成导通及不导通的时序图;以及第7图系显示本创作之具有 |
