| 主权项 |
1. 一种资料处理系统,其包含有:一组滙流排;多数个仆装置平行地耦合至该滙流排,各该仆装置具有一组仆滙流排收发器用以在该滙流排上传出且接收信号;一组主装置平行地耦合至该滙流排,该主装置具有一组主滙流排收发器用以在该滙流排上传出且接收信号,其中从该仆滙流排收发器传输至该主滙流排收发器的信号电压变化范围小于从该主滙流排收发器传输至该仆滙流排收发器的信号。2. 如申请专利范围第1项之资料处理系统,其中该滙流排、该仆装置及该主装置全部制造于一晶片上。3.如申请专利范围第1项之资料处理系统,其中该资料处理系统具有一组第一供应电压和一组第二供应电压,且该主滙流排收发器更包含有:一组箝位电路耦合至该滙流排,其中当该箝位电路被引动时该箝位电路第一和第二供应电压之间差量的电压范围内,且其中当该箝位电路不被引动时该滙流排上信号被限制于大约等于第一和第二供应电压之间差量的电压范围内;一组耦合至该滙流排的接收电路;一组耦合至该滙流排的滙流排驱动电路;以及装置,用以当该滙流排接收电路正从该滙流排接收信号时引动该箝位电路且当该滙流排驱动电路正传输信号至该滙流排时不引动该箝位电路。4. 如申请专利范围第3项之资料处理系统,其中该箝位电路,当被引动时,限制该滙流排上信号于等于该第一供应电压之一半的电压之大约一伏特电压范围内。5.如申请专利范围第3项之资料处理系统,其中该箝位电路,当被引动时,提供电压于直接驱动在该资料处理信号内CMOS电路的该滙流排接收器之一输出。6. 如申请专利范围第3项之资料处理系统,其中该滙流排接收电路包含具有耦合至该滙流排之一输入及耦合至一I/O节点之一输出的一组反相器,且其中该箝位电路更包含有:一组第一种传导型的第一电晶体,该第一电晶体具有耦合至第一供应电压的源极,耦合至该滙流排的排极以及耦合至第一节点的闸极;一组该第一种传导型的第二电晶体,该第二电晶体具有耦合至第一供应电压的源极,耦合至该第一节点的排极及耦合至该I/O节点的闸极;一组相对于该第一种传导型的第二种传导型的第三电晶体,该第三电晶体具有耦合至该第一节点的源极,耦合至该滙流排的排极及耦合至该I/O节点闸极;一组该第二种传导型的第四电晶体,该第四电晶体具有耦合至该滙流排的源极,耦合至第二供应电压的排极及耦合至第二节点的闸极;一组该第二种传导型的第五电晶体,该第五电晶体具有耦合至该滙流排的源极,耦合至该第二节点的排极及耦合至该I/O节点的闸极; 以及一组该第二种传导型的第六电晶体,该第六电晶体具有耦合至该第二节点的源极,耦合至该第二供应电压的排极及耦合至该I/O节点的闸极。6. 如申请专利范围第6项之资料处理系统,其中该滙流排驱动器包含具有耦合至该I/O节点之一输入和耦合至该滙流排之一输出的一反相器。8. 如申请专利范围第6项之资料处理系统,其中该用以引动及引动该箝位电路的装置包含有:一组该第一种传导型的第七电晶体,该第七电晶体具有耦合至第一供应电压的源极,耦合至该第一电晶体的源极之排极及耦合至一控制滙流排的闸极;一组具有一输入和一输出的反相器,其中该输入耦合至该控制滙流排;一组该第二种传导型的第八电晶体,该第八电晶体具有耦合至该第四电晶体的排极之源极,耦合至第二供应电压的排极及耦合至该反相器的输出之闸极。9. 如申请专利范围第1项之资料处理系统,其中该滙流排包含用以携带双向多工位址、资料和控制资讯的滙流排线。10. 如申请专利范围第9项之资料处理系统,其中至少一条该滙流排线携带用以同步在滙流排上信号传送之时脉信号。11. 如申请专利范围第10项之资料处理系统,其中该滙流排具有用以携带多工位址,资料和控制资讯的至少16条滙流排线。12. 如申请专利范围第11项之资料处理系统,其中该滙流排具有用以携带控制资讯的至少4条平行滙流排线。13. 如申请专利范围第10项之资料处理系统,其中该位址资讯包含用以选择该仆装置的装置选择资讯,因而该滙流排并不需要分别的装置选择线直接地连至各别的仆装置。14. 如申请专利范围第10项之资料处理系统,其中该多数条滙流排线在该时脉信号的两个边缘时运送该位址、资料和控制资讯。15. 如申请专利范围第13项之资料处理系统,其中各该仆装置具有含一通讯位址以辨识各该仆装置的至少一组可修改辨识暂存器。16. 如申请专利范围第15项之资料处理系统,其中至少一组该仆装置是具有至少一组记忆阵列的一组记忆装置。17. 如申请专利范围第16项之资料处理系统,其中该滙流排更包含二条或更多条平行滙流排线,用以携带遮罩资讯在对于该记忆装置的写入操作时禁止写入至该记忆阵列中的某些位置。18. 如申请专利范围第17项之资料处理系统,其中该遮罩资讯是在该时脉信号的两个边缘时运送。19. 如申请专利范围第16项之资料处理系统,其中该位址资讯包含欲存取之记忆装置之基本位址、欲存取之记忆装置内一记忆阵列的阵列位址、以及欲存取记忆阵列内列和行之位址。20. 如申请专利范围第19项之资料处理系统,其中该记忆装置的该辨识暂存器包含有该记忆装置之基本位址,因而设定该记忆装置的通讯位址等于该记忆装置的基本位址且允许使用该基本位址存取该记忆装置。21. 如申请专利范围第20项之资料处理系统,其中该记忆装置涵盖在其通讯位址所指定基本位址之下一连续记忆位址空间。22. 如申请专利范围第21项之资料处理系统,其中该记忆装置的通讯位址被选择以致该记忆装置形成一连续的记忆系统。23. 如申请专利范围第9项之资料处理系统,其中该滙流排线之一携带一目的时脉信号用于从该仆装置之一至该主装置的资讯传送之同步,以及该滙流排线之另一条携带一源头时脉信号用于从该主装置至该仆装置的资讯传送之同步。24. 如申请专利范围第23项之资料处理系统,其中该目的时脉信号是由该仆装置之该一组所驱动且该源头时脉信号是由该主装置所驱动。25. 如申请专利范围第24项之资料处理系统,其中该目的时脉信号是从源头时脉信号经一大致匹配于该仆装置内一对应资料信号通道之通道而驱动。26. 如申请专利范围第9项之资料处理系统,其中该主装是一组I/O装置且该资料处理系统包含连至该I/O装置的一组I/O滙流排。27. 如申请专利范围第26项之资料处理系统,更包含多数个该资料处理系统平行地连至该I/O滙流排。28. 如申请专利范围第27项之资料处理系统,其中该I/O滙流排包含携带控制资讯的第一组滙流排线,以及携带多工资料、位址和控制资讯的第二组滙流排线。29. 如申请专利范围第28项之资料处理系统,其中该I/O滙流排上携带多工资料、位址和控制资讯的该滙流排线对应于该滙流排上携带多工资料、位址和控制资讯的该滙流排线。30. 如申请专利范围第28项之资料处理系统,其中该I/O滙流排更包含携带一系统时脉信号和电源的第三组滙流排线。31. 如申请专利范围第30项之资料处理系统,其中该第二滙流排线在该系统时脉信号的两边缘时运送资讯。32. 如申请专利范围第30项之资料处理系统,其中该I/O滙流排和该系统时脉信号以一减量CMOS摆幅电压操作。33. 如申请专利范围第28项之资料处理系统,其中该I/O滙流排更包含二条或更多条平行滙流排线,用以携带遮罩资讯以便在一记忆写入操作时禁止写入至该仆装置内的某些位元位置。34. 如申请专利范围第33项之资料处理系统,其中该遮罩资讯在该系统时脉信号的两个边缘时被运送。35. 如申请专利范围第26项之系统,其中该仆装置具有可经该I/O滙流排上滙流排命令而加以规划的一组辨识暂存器。36. 如申请专利范围第27项之系统,更包含有:一组系统主装置;以及连接该系统主装置至各该资料处理系统的晶片选择线,其中该晶片选择线用以启动在该等资料处理系统中仆装置的基本位址。37. 如申请专利范围第36项之系统,其中该基本位址被选择以致该等仆装置形成一连续记忆。38. 如申请专利范围第36项之系统,其中该基本位址被选择以致该等仆装置至少涵盖在一记忆空间中之二个不连续区域。39. 如申请专利范围第36项之系统,其中该基本位址当在该等资料处理系统的操作时被动态地修改。40. 如申请专利范围第27项之系统,其中该等仆装置各含可经由该I/O滙流排而加以修改的一组不引动暂存器。41. 如申请专利范围第36项之系统,其中该系统主装置包含装置以修改在该多数个资讯处理系统之一内至少一组该等仆装置的基本位址。42. 如申请专利范围第36项之系统,其中该系统主装置包含装置以修改在该多数个资料处理系统之一内至少一组该等仆装置的控制暂存器。43. 如申请专利范围第36项之系统,其中该系统主装置包含装置以测试在该多数个资料处理系统之一内该等仆装置之一的至少一记忆位置。44. 如申请专利范围第36项之系统,其中该系统主装置包含装置以测试该仆装置内记忆位置,且用以不引动具有一个或多个记忆位元未通过测试的至少一组该等仆装置。45. 如申请专利范围第44项之系统,其中该系统主装置更包含装置以设定通过测试的该等仆装置之基本位址以致这些仆装置形成一连续记忆系统。46. 一种记忆装置,其包含有:平行地耦合至一滙流排的多数个记忆模组;位于各该记忆模组内的一组辨识暂存器;用以经该滙流排将一通讯位址写至各辨识暂存器的规划装置,其中该等记忆模组由包含欲存取记忆模组之通讯位址的该滙流排上一命令加以存取。47. 如申请专利范围第46项之记忆装置,其中该规划装置在该记忆装置的操作时动态地修改该通讯位址以便该通讯位址承当在一虚拟记忆环境中的虚拟记忆位址。48. 一种处理包含一滙流排、多仆装置和一主装置的系统中资料之方法,该方法包含的步骤有:在该滙流排上从该仆装置传送信号至该主装置,其中当该信号从该仆装置传送至该主装置时在该滙流排上的电压在一第一范围内变化;且在该滙流排上从该主装置传送信号至该仆装置,其中当该信号从该主装置传送至该仆装置时在该滙流排上的电压在一第二范围内变化,其中该第二范围大于该第一范围。49. 如申请专利范围第48项之方法,更包含以一第一供应电压和一第二供应电压提供给该资料处理系统的步骤,其中该第一范围小于该第一和第二供应电压之间的差且该第二范围大约等于该第一和第二供应电压之间的差。50. 如申请专利范围第49项之方法,更包含设定该第一范围大约等于一伏特之步骤。51. 如申请专利范围第50项之方法,其中该第一范围以大约第一供应电压之一半为中心。52. 如申请专利范围第49项之方法,更包含当该电压在该第一范围内变化时以该滙流排上的该电压直接地控制CMOS电路的步骤。53. 一种记忆装置,其包含有:平行操作性地耦合至一滙流排的多数个记忆模组,其中各记忆模组具有一组存着辨识该记忆模组之一通讯位址的辨识暂存器,以及一组可修改模组—不引动暂存器,当被规划后,其使该记忆模组不反应该滙流排上某些信号;平行地耦合至该滙流排一组多余记忆模组,其中该多余记忆模组具有一组多余辨识暂存器,以及一组可修改模组—不引动暂存器,当相反规划后,引动该多余记忆模组以反应在该滙流排上的信号;装置,用以规划一失效记忆模组的可修改模组—不引动暂存器;装置,用以相反规划该多余记忆模组的可修改模组—不引动暂存器; 以及装置,用以将失效记忆模组的通讯位址写至该多余辨识暂存器。54. 如申请专利范围第53项之记忆装置,其中该模组—不引动暂存器是使用不消失方式规划的。55. 如申请专利范围第54项之记忆装置,其中该装置—不引动暂存器也可经由该滙流排上的命令加以规划。56. 如申请专利范围第53项之记忆装置,其中该装置—不引动暂存器可经由该滙流排上的命令加以规划。57. 一种记忆装置,其包含有:具有多数个列和行记忆胞的一组记忆阵列,其中该等列之一是一多余列且该等行之一是一多余行;以及一组耦合至该记忆阵列的一组存取控制暂存器,该存取控制暂存器具有一第一可规划位元,当被引动时,其提供至该多余列的存取,以及一第二可规划位元,当被引动时,其提供至该多余行的存取。58. 如申请专利范围第57项之记忆装置,更包含有:一组用以储存一缺陷列的列位址之修复列位址暂存器;一组位址比较器,其比较存在该修复列位址暂存器内的列位址与一目前列位址;以及装置,用以当存在该修复列位址暂存器内的列位址符合目前列位址时引动该第一位元,因而使该多余列取代该缺陷列。59. 如申请专利范围第58项之记忆装置,其中该修复列位址暂存器是使用不消失方式规划的。60. 如申请专利范围第59项之记忆装置,其中该修复列位址暂存器也可经由一滙流排上的命令加以规划。61. 如申请专利范围第58项之记忆装置,其中该修复列位址暂存器可经由一滙流排上的命令加以规划。62. 如申请专利范围第57项之记忆装置,更包含有:一组用以储存一缺陷行的行位址之修复行位址暂存器;一组位址比较器,其比较存在该修复行位址暂存器内的行位址与一目前行位址;以及装置,用以当存在该修复行位址暂存器内的行位址符合目前行位址时引动该第二位元,因而使该多余行取代该缺陷行。63. 如申请专利范围第62项之记忆装置,其中该修复行位址暂存器是使用不消失方式规划的。98. 如申请专利范围第63项之记忆装置,其中该修复行位址暂存器也可经由一滙流排上的命令加以规划。99. 如申请专利范围第62项之记忆装置,其中该修复行位址暂存器是经由一滙流排上的命令加以规划。100. 一种多余记忆系统,其包含有:平行地耦合至一滙流排的多数个记忆晶片,其中各该记忆晶片包含平行地耦合至该滙流排的多数个记忆模组,各该记忆模组包含平行地耦合至该滙流排的多数个记忆阵列,且各该记忆阵列包含多数个列和行的记忆胞;装置,用以反应在该滙流排上的信号而以该等记忆晶片之另一组取代该等记忆晶片之缺陷一组;装置,用以反应在该滙流排上的信号而以该等记忆模组之另一组取代该等记忆模组之缺陷一组;装置,用以反应在该滙流排上的信号而以该等记忆阵列之另一组取代该等记忆阵列之缺陷一组;装置,用以反应在该滙流排上的信号而以该等记忆胞列之另一列取代该等记忆胞列之缺陷一列;以及装置,用以反应在该滙流排上的信号而以该等记忆胞行之另一行取代该等记忆胞行之缺陷一行。101. 一种以一多余记忆模组取代一缺陷记忆模组的方法,其中该缺陷记忆模组和该多余记忆模组均平行地耦合至一滙流排,该方法包含的步骤有:提供存着辨识该缺陷记忆模组之一通讯位址的一组辨识暂存器给该缺陷记忆模组;传输一信号经该滙流排至该缺陷记忆模组以不引动该缺陷记忆模组;经该滙流排将该缺陷记忆模组的通讯位址写至该多余记忆模组内的一组辨识暂存器;以及经该滙流排传输一信号至该多余记忆模组以引动该多余记忆模组。102. 一种以一多余记忆胞列取代在一记忆阵列内一缺陷记忆胞列的方法,该方法包含的步骤有:不引动该缺陷记忆胞列;经由一滙流排上之一命令规划该缺陷记忆胞列的列位址于一修复列位址暂存器内;比较存于该修复列位址暂存器内的列位址与一目前列位址;以及当存于该修复列位址暂存器内的列位址符合该目前列位址时,引动该多余记忆胞列。103. 一种以一多余记忆胞行取代在一记忆阵列内一缺陷记忆胞行的方法,其包含的步骤有:不引动该缺陷记忆胞行;经由一滙流排上之一命令规划该缺陷记忆胞行的行位址于一修复行位址暂存器内;比较存于该修复行位址暂存器内的行位址与一目前行位址;以及当存于该修复行位址暂存器内的行位址符合该目前行位址时,引动该多余记忆胞行。104. 一组记忆阵列,其包含:成列且成行配置的多数个记忆胞;多数个感应放大器锁定器,其中各该感应放大器锁定器耦合至该记忆胞之一对应行;耦合至该感应放大器锁定器的多数个解码器电路;耦合至该解码器电路的多数个资料放大器电路,其中该资料放大器将读取自该记忆胞的资料信号放大,因而增加该记忆阵列的带宽;以及多数个终端器将该等资料放大器连接至传送资枓信号进出该记忆阵列的滙流排线。105.如申请专利范围第70项之记忆阵列,其中该等解码器电路是树状解码器。106.一种将存于一记忆阵列内之一资料信号读取至小滙流排线的方法,该方法包含的步骤有:以一感应放大器锁定器感应该资料信号;经一解码电路传输该资料信号至一资料放大器;当该资料信号是在第一状态时使用该资料放大器将一滙流排线耦合至第一供应电压;以及当该资料信号是在第二状态时使用该资料放大器将该滙流排线耦合至第二供应电压。107. 一种位址顺序电路,其包含有:一组解码器电路,用以接收一初始行位址信号且将该初始行位址信号解码以提供一组被解码初始行位址信号;一组桶形移位器电路,用以接收该被解码初始行位址信号,其中该桶形移位器解码反应于一载入信号被载入该被解码初始行位址信号且该桶形移位器电路反应于一时脉信号顺序地提供行选择信号;以及一组缓冲器电路,用以从该桶形移位器电路接收该行选择信号且将该行选择信号传输至一记忆阵列的行控制电路。108. 如申请专利范围第73项之位址顺序电路,其中该桶形移位器电路包含多数个主仆式D型正反器。109. 一种位址顺序的方法,其包含有:将一初始行位址信号解码以提供一被解码初始行位址信号;反应一载入信号将该被解码初始行位址载入一桶形移位器电路;反应一时脉信号在该桶形移位器电路内顺序地产生行选择信号;以及缓冲该行选择信号;以及传输该行选择信号至一记忆阵列的行控制电路。110. 一种同时将资料写至平行耦合至一滙流排的多数个记忆装置之方法,该方法包含的步骤有:发出一广播式写入选择命令于该滙流排上以设定在各被选择多数个记忆装置内之一组广播式写入选择暂存器;广播一写入命令于该滙流排上;以及反应该写入命令同时地将资料平行地写至各该被选择多数个记忆装置。111. 一种从连至一滙流排的被选择多数个记忆装置读取资料的方法,该方法包含有:设定一交错式引动位元于各被选择多数记忆装置内;在各该等被选择多数个记忆装置内自动地前进一读取位址;以及交互地从各该等被选择多数个记忆装置读取资料,因而使该等记忆装置以一种时间多工,圆形循环方式输出资料以形成在该滙流排上之一单一资料阵。112. 一种从平行耦合至一滙流排的被选择多数个记忆装置读取资料的方法,该方法包含的步骤有:发出交错存取选择命令于该滙流排上以设定在各多数个被选择记忆装置内的一交错引动位元;发出一种列存取命令于该滙流排上以同时地在各该等被选择多数个记忆装置中进行列存取操作;发出一读取命令于该滙流排上用以在各该等被选择多数个记忆装置内交互地进行行存取操作,因而使资料以一种时间多工方式被从该等记忆装置读出。113. 如申请专利范围第78项之方法,其中该行存取操作进行至当该等列存取操作时所存取资料被读出至该滙流排为止。114. 一种将资料写至连接于一滙流排的被选择多数个记忆装置的方法,该方法包含有:设定一交错式引动位元于各被选择多数个记忆装置内;在各该等被选择多数个记忆装置内自动前进一写入位址;以及交互地从该滙流排将资料写至各该等被选择多数个记忆装置,因而使在该滙流排上之一单资料阵交互地以一种时间多工,圆形循环方式被写至该等记忆装置。(8) 一种将资料写至平行地耦合至一滙流排的被选择多数个记忆装置的方法,该方法包含的步骤有:发出一交错式存取选择命令于该滙流排上以设定在各被选择多数个记忆装置内一交错引动位元;发出一列存取命令于该滙流排上以便在各该等被选择多数个记忆装置内同时地进行列存取操作;发出一写入命令,用以交互地将资料从该滙流排以时间多工方式写至各该等被选择多数个记忆装置内之行。(9) 如申请专利范围第81项之方法,更包含步骤继续把资料写至该等被选择多数个记忆装置,直至当该等列存取操作所存取的所有列填满为止。(:) 一种用于处理读取自一记忆系统的资料値流的再同步电路,该再同步电路包含有:一组先进,先出(FIFO)记忆装置,其接收来自该记忆系统的该资料値流和一组第一时脉信号,其中该等资料値是反应于该第一时脉信号而被顺序地请入该FIFO记忆装置内;一组锁相回路电路,其接收一组第二时脉信号且因而产生领先该第二时脉信号之一输出时脉信号,其中该输出时脉信号供应至该FIFO记忆装置以导致该等资料値从该FIFO记忆装置依序地被读出,因而产生与该第二时脉信号同步之一资料値流;以及一组潜伏期控制电路,其只在紧随来自该记忆系统之该读取操作之启动的一可选择延迟周期之后,才引动该等资料値从该FIFO记忆装置被读出。(;) 如申请专利范围第83项之再同步电路,其中该潜伏期控制电路更包含储存该可选择延迟周期的一组可规划暂存器。(<) 如申请专利范围第83项之再同步电路,其中该FIFO记忆装置更包含:平行连接于一输入线和一输出线之间的多数个锁定器;一组输入顺序器,其接收该第一时脉信号且因而产生供应至该等销定器的多数个输入选择信号,其中该等输入选择信号导致该等资料値被依序地写入该等锁定器;以及一组输出顺序器,其接收该输出时脉信号且因而产生供应至该等锁定器的多数个输出选择信号,其中该等输出选择信号导致该等资料値被依序地从该等锁定器被读出以产生与该第二时脉信号同步的一组资料値输出流。(=) 如申请专利范围第83项之再同步电路,更包含有:用以不引动该再同步电路的装置,因而当该再同步电路不被引动时,来自该记忆系统的该资料値流以一种不同步方式经由该FIFO记忆装置被直接地传出。(>) 如申请专利范围第86项之再同步电路,其中该记忆系统是置放于具有一有一组连接插销的一半导体装置上且该记忆系统是利用同一组的连接插销而同步和不同步地被存取。() 一种资料値流的再同步方法,其包含的步骤有:检测用以启动来自一记忆系统的一资料値流的读取操作之一读取命令信号;反应该读取命令信号而产生一读取引动信号;反应该读取引动信号而将该资料値流写至一组先进先出(FIFO)记忆装置,其中该写入是反应于一组第一时脉信号而进行;反应该读取引动信号而产生具有一可选择延迟的输出引动信号;传输该输出引动信号至该FIFO记忆装置;以及反应该输出引动信号而将该资料値流从该FIFO记忆装置读出,其中该读取是反应于一组第二时脉信号而进行,因而使来自该FIFO记忆装置的该资料値流与该第二时脉信号同步。(@) 如申请专利范围第88项之方法,更包含的步骤有:提供该第二时脉信号至一组锁相回路;以及反应该第二时脉信号使用该锁回路以产生一输出时脉信号;以及以该输出时脉信号控制将该资料値流从该FIFO记忆装置读出的步骤。(A) 如申请专利范围第88项之方法,更包含选择该可选择延迟的步骤。(B) 如申请专利范围第88项之方法,其中该可选择延迟大于或等于该记忆系统的存取潜伏期。(C) 如申请专利范围第88项之方法,其中该可选择延迟小于,在没有来自该FIFO记忆装置的读取操作时,导致已写至该FIFO记忆装置的资料値被依序资料値重写的时间。(D) 如申请专利范围第88项之方法,其中当在该第二时脉信号的各半周期时一资料値被从该FIFO记忆装置读出。(E) 如申请专利范围第88项之方法,其中当在该第一时脉信号的各半时脉周期时一资料値被写入该FIFO记忆装置。(F) 一种用以控制一滙流排的终端电压的被动终端电路,其包含有:用以接收一第一供应电压之一第一终端;用以接收一第二供应电压之一第二终端;一组滙流排驱动器电路,其具有一第一传导型之一第一电晶体耦合于该第一终端和该滙流排之间以及相对于该第一传导型的一第二传导型的一第二电晶体耦合于该第二终端和该滙流排之间;一组第一箝位电阻器耦合于该滙流排和该第二终端之间;以及一组第二箝位电阻器耦合于该滙流排和该第一终端之间,其中滙流排的终端电压等于该第一和第二供应电压之间差量之一半。(G) 如申请专利范围第95项之终端电路,其中该第一传导型是P型且该第二传导型是n型。(H) 如申请专利范围第95项之终端电路,其中该第一箝位电阻器和该第二箝位电阻器具有相同电阻値。(I) 如申请专利范围第95项之终端电路,其中该滙流排耦合至CMOS电路,该CMOS电路具有一临限电压等于在该第一和第二供应电压之间差量之一半。(J) 如申请专利范围第95项之终端电路,更包含一滙流排接收器,其具有一第三电晶体,该第三电晶体的闸极耦合至该滙流排,源极耦合至该第一终端及排极耦合至一输出线,且具有一第四电晶体,该第四电晶体的闸极耦合至该滙流排,源极耦合至该输出线及排极耦合至该第二终端。(K) 如申请专利范围第99项之终端电路,其中该滙流排的终端电压等于该滙流排接收器的临限电压。( 如申请专利范围第99项之终端电路,其中该第三电晶体是一种P通道场效应电晶体且该第四电晶体是一种n通道场效应电晶体。( 一种控制转移于一第一供应电压和一第二供应电压之间的滙流排终端电压之方法,该方法包含的步骤有:当该滙流排从该第二供应电压转移至该第一供应电压时从该第一供应电压经一第一电晶体和一第一电阻器并联地流出电流并且经一第二电阻器汲取电流;以及当该滙流排从该第一供应电压转移至该第二供应电压时从该第二供应电压经一第二电晶体和该第二电阻器并联地流出电流并且经由该第一电阻器汲取电流,其中该滙流排的终端电压等于该第一和第二供应电压之差量的一半。( 一种用于一滙流排之主动终端电路,其包含有:用以接收一第一供应电压之一第一终端;用以接收一第二供应电压之一第二终端;一组滙流排驱动器电路,其具有一第一传导型的一第一电晶体耦合于该第一终端和该滙流排之间以及相对于该第一传导型的一第二传导型的一第二电晶体耦合于该第二终端和该滙流排之间;一组该第一传导型的第三电晶体耦合于该滙流排和该第二终端之间;一组该第二传导型的第四电晶体耦合于该滙流排和该第一终端之间;以及一组反相器,其中输入耦合至该滙流排且一输出耦合至该第三电晶体的闸极及该第四电晶体的闸极。( 如申请专利范围第103项之主动终端电路,其中该第三电晶体具有大约与该第四电晶体相同的驱动能力,该第一电晶体具有大约与该第二电晶体相同驱动能力且该第三和第四电晶体大约是该第一和第二电晶体的二倍大小。( 如申请专利范围第103项之终端电路,更包含一滙流排接收器,其具有该第一传导型的第五电晶体,其闸极耦合至该滙流排,源极耦合至该第一终端且棑极耦合至一输出线,以及该第二传导型的一第六电晶体,其闸极耦合至该滙流排,源极耦合至该输出线且排极耦合至该第二终端。( 一种控制转移于一第一供应电压和一第二供应电压之间的滙流排终端电压之方法,该方法包含的步骤有:当该滙流排从该第一供应电压转移至该第二供应电压时,经由一组第一传导型的第一电晶体而从该第一供应电压流出电流至该滙流排,且经由一组该第一传导型的第二电晶体从该滙流排汲取电流至该第二供应电压;以及当该滙流排从该第二供应电压转移至该第一供应电压时,经由相对于该第一传导型的一种第二传导型之一第三电晶体而从该第一供应电压流出电流至该滙流排,并且经由一组该第二传导型的第四电晶体从该滙流排汲取电流至该第二供应电压,其中该滙流排的终端电压等于该第一和第二供应电压之间差量的一半。( 如申请专利范围第106项之方法,更包含的步骤有:反应在该滙流排上之一电压而操作该第二和第四电晶体。( 一组记忆装置,其包含有:一组系统滙流排;一组耦合于该系统滙流排的记忆阵列,该记忆阵列具有多数个记忆胞列和行,其中该等列之一是一多余列;一组用以储存一缺陷列的列位址的修复列位址暂存器,其中该修复列位址暂存器是由该系统滙流排上之一命令加以规划;一组位址比较器,其比较存在该修复列位址暂存器内的列位址与一目前列位址;以及反应于该位址比较器之一输出信号的装置,其中当存在该修复列位址暂存器内的列位址等于目前列位址时,该装置引动对于该多余列的存取。(一组记忆装置,其包含其有:一组系统滙流排;一组耦合至该系统滙流排的记忆阵列,该记忆阵列具有多数个记忆胞列和行,其中该等行之一是一多余行;一组用以储存一缺陷行的行位址的修复行位址暂存器,其中该修复行位址暂存器是由该系统滙流排上之一命令加以规划;一组位址比较器,其比较存在该修复行位址暂存器内的行位址与一目前行位址;以及反应于该位址比较器之一输出位号的装置,其中当存在该修复行位址暂存器内的行位址等于目前行位址时,该装置引动对于该多余行的存取。图示简单说明:第1图是具有一电路模组架构围绕一DASS滙流排的一种记忆装置之方块图;第2a图是展示用于非同步操作的时序波形之一种波形图;第2b图是展示用于同步操作的时序波形之一种波形图;第3a图是DASS滙流排收发器之一种结构图;第3b图展示在第3a图中所示滙流排收发器之一的细部之结构图;第4图是依据本发明之一种记忆模组之方块图;第5a图包含多余列和行之一记忆阵列的方块图;第5b图是便利系统上测试且使用多余列和行修复之一电路的结构图;第6图是展示一习用DRAM装置的行区域中资料通道的方块图;第7图是展示一习用4M位元DRAM装置中行位址和资料线的路径之方块图;第8图是展示依据本发明之一实施例的行电路之方块图;第9图是依据本发明之一实施例的行电路之结构图;第10图是习用位址顺序架构之一种方块图;第11a图是依据本发明之一种位址顺序架构的方块图;第11b图是第11a图的桶行移位器之一实施例的方块图;第11c图是第11b图的桶行移位器之一正反器的架构图;第12图是依据本发明之一种再同步化电路之方块图;第13图是第12图的FIFO之一实施例的结构图;第14a图是第12图的潜伏期计数器之一实施例的结构图;第14b图是使用于第14a图的潜伏期计数器中之锁定器的结构图;第15图是展示当装置同步地操作时第12图的再同步电路的时序波形的波形图;第16图是展示当装置非同步地操作时第12图的再同步电路的时序波形的波形图;第17图是被组为广播式写入操作的一种记忆装置之方块图;第18图是展示一种交错式存取操作的顺序之波形图;第19图是一种记忆系统的方块图,该系统包含一组记忆控制器及多组经由一I/O滙流排平行连接的电路模组记忆装置;第20a图是具有主动式终端的一种减量CMOS摆幅滙流排收发器的结构图;第20d图是具有阻式终端的一种减量CMOS摆幅滙流排收发 |
