| 主权项 |
1. 一种多重态光罩式唯读记忆体制程,包括下列步骤: 于上述记忆体晶圆上,上一光阻; 利用高掺杂浓度离子植入晶圆上之该光阻之开口区; 去光阻; 上另一层光阻于该半导体晶圆上; 利用低掺杂浓度离子植入晶圆上之该光阻之开口区; 去该另一层光阻。2. 如申请专利范围第1项之制程,其中,上述之高掺杂浓度,系可使该晶圆之晶胞单元的临限电压高于5伏特者。3. 如申请专利范围第1项之制程,其中,上述之低掺杂浓度,系可使该晶圆之晶胞单元之临限电压介于1伏特与5伏特之间者。4. 如申请专利范围第1项之制程,其中,上述之步骤(6)之后,更包含一步骤(7),系一重复步骤(4)至(6)之流程的步骤。5. 如申请专利范围第1项之制程,其中,上述之步骤(4)中之该另一层光阻,其开口区系与上述步骤(1)中所上之光阻不同者。6. 如申请专利范围第1项之制程,其中,上述之杂质植入能量为100Kev至200Kev范围者。7. 如申请专利范围第1项之制程,其中,上述之半导体晶圆中,其复晶矽层厚度约为3000A@bs3。8. 如申请专利范围第1项之制程,其中,上述之半导体晶圆中,其闸极氧化层厚度为90至200A@bs3。9. 如申请专利范围第1项之制程,其中,上述之步骤(2)及(5)之离子植入过程中,植入方向和该半导体晶圆表面之法线所夹的角度为O,且植入之离子系为P型者。10. 如申请专利范围第1项之制程,其中,上述之步骤(2)之该高掺杂浓度,以B11为掺杂气体,其浓度约为110@su1@su4/cm@su2。11. 如申请专利范围第1项之制程,其中,上述之步骤(5)之该低掺杂浓度,以B11为掺杂气体,其浓度为约介于2 10@su1@su3/cm@su2至810@su1@su3/cm@su2者。12. 如申请专利范围第1项之制程,其中,上述之多重态光罩式唯读记忆体单元构造包括:一基板、形成于上述基板之位元线、形成于上述基板和位元线上之闸极氧化物、形成于上述闸极氧化物而构成上述之记忆单元的字元线。图示简单说明:第1图:系显示依据习用罩式唯读记忆体制程技术所制造出之罩式唯读记忆体剖面构造图。第2图:系显示本发明之一实施例(三重态罩式唯读记忆体制程),于各流程步骤完成后之剖面图。第3图:系本发明之原理依据,以不同掺杂浓度植入记忆 |
