| 主权项 |
2. 如申请专利范围第1项之半导体晶圆,进一步包括间续地形成并连接至导电连接器的导电层。3. 如申请专利范围第2项之半导体晶圆,进一步包括间续地形成于连接器两侧的导电层。4. 如申请专利范围第1项之半导体晶圆,进一步包括具有狭窄端部的导电层。5. 如申请专利范围第1项之半导体晶圆,进一步包括端部上升的导电层。6. 如申请专利范围第1项之半导体晶圆,进一步提供与基体层接触之导电层。7. 如申请专利范围第6项之半导体晶圆,进一步包括多晶矽基体层。8. 一种半导体晶圆 ,包括在刻线区域之纵向与横向方向中间续成形,而晶圆之基体层接触的导电层。9. 如申请专利范围第8项之半导体晶圆,其中该基体层以另一导电层与该导电层连接。10. 如申请专利范围第8项之半导体晶圆,其中该基体层系以多晶矽制成。11. 如申请专利范围第1-10项之任一项之半导体晶圆,其中该导电层系以金属制成。12. 如申请专利范围第1-10项之任一项之半导体晶圆,进一步包括形成于刻线区域中而用以测试的元件以及制成垫片的导电层,该垫片当作元件使用。13. 如申请专利范围第1-10项之任一项之半导体晶圆,进一步包括一导电层,其系间续地形成,且宽度小于连接至用于半导体晶片信号之输入及/或输出之垫片之引线与半导体晶片之间的距离。14. 一种包括申请专利范围第1-10项之任一项之半导体晶圆的半导体装置。图示简单说明:第1图为半导体晶圆之主要区域之平面放大图,包括本发明之实施例的刻线区域。第2图为第1图中之相同主要区域的相同平面图,其进一步包括检测步骤。第3图为沿着第1图之线Ⅲ─Ⅲ所取之横截面图。第4图为沿着第1图之线Ⅳ─Ⅳ所取之横截面图。第5图为显示用于检测之探针之习知技术之平面放大图。第6图为第1图之相同主要区域中切割为小块之步骤的平面放大图。第7为第1图中之相同晶片区域中切割成小块之部位的平面放大图。第8图为第1图在切割成小块之后相同平面图。第9图为显示引线接合至切割成小块之半导体晶片的相同平面图。第10图为沿着第9图之线X-X所取之横截面图。第11图为沿着第9图之线XI-XI所取之横截面图。第12图为包括有刻线区域之半导体晶圆之主要区域之细部平面放大图。第13图为半导体晶圆之刻线区域中之各TEG(测试元件群组)之结构的平面图。第14图为本发明之其他实施例之垫片之各结构的平面图。第15图为用于本发明之其他实施例之垫片结构的平面图。第16图为本发明之其他实施例之垫片之主要部分之平面图。第17图为沿着第16图之线XⅦ-XⅦ所取之用于检测步骤的横截面图。第18图为本发明之其他实施例之垫片结构之平面图。第19图为本发明之其他实施例之垫片之主要部分的平面图。第20(A)图为沿着第19图之XXA-XXA所取之横截面图,而(B)图为沿着第19图之线XXB─XXB所取之横截面图。第21图为本发明之其他实施例之垫片结构的平面图。第22图为沿着第21图之XXⅡ─XXⅡ所取之用于检测步骤之横截面图。第23图为切割为小块之半导体晶圆之主要元件之平面放大图,其中引线接合于半导体晶片;其系用于本发明之其他实施例。第24图为沿着第23图之线XXⅣ─XXⅣ所取之横截面图。第25图为半导体晶圆之刻线区域中之垫片结构之平面图;其系用于本发明之其他实施例。第26图为调节半导体晶圆上之半导体晶片之结构之光罩的配置图。第27图为包含数个半导体晶片之单位光栅之配置图。第28图为以光栅制成之半导体晶片之横截面图,该等晶片被积置作为LCD(液晶显示器)之驱动器。第29图为LCD之平面图。第30图为安装半导体晶片之引线框的平面图。第31图为包括刻线区域之传统半导体晶圆之主要元件之细部的平面放大图。第32图为半导体晶圆之刻线区域中之各TEG结构之平面图。第33图为半导体晶圆之主要区域之切割为小块之部分的平面放大图。第34图为第33图在切割成小块之后相同平面图。第35图为切割为小块之半导体晶片之平面图,其中引线系接合至半导体晶片。第36图为XXXⅥ-XXXⅥ接线之横截面图。 |
