同步制程之自旋涂布式玻璃膜平坦化技术

摘要

本发明揭沾一种在金属导电层图案的表面形成平坦化介电层(Planarized Dielectric Layer)的方法，其主要制程步骤如下。首先，在半导体基板上形成半导体元件，接着沈积一层金属导电层，并利用活性离子式电浆蚀刻技术制定所述金属导电层图案，所述金属导电层图案并跟半导体元件做电性接触。然后，形成【第一层绝缘层】于所述金属导电层图案上，并旋即形成自旋涂布式玻璃膜(Nspin-On-Glass;SOG)于所述【第一层绝缘层】上，并对所述【自旋涂布式玻璃膜】施予高温固化（Curing），然后，对所述自旋涂布式玻璃膜进行回蚀刻（Etchback），在不破除蚀反应室之真空的情况下，接着沈积【第二层绝缘层】，一种制程简易并具备高度平坦化之积体电路于焉完成。

主权项

1. 一种半导体基板上形成平坦化介电层的方法,系包含:在一个半导体基板上形成半导体元件和金属导电层图案;形成【第一层绝缘层】于所述金属导电层图案上和所述半导体基板其它区域;在所述【第一层绝缘层】上形成一层自旋涂布式玻璃膜,所述自旋涂布式玻璃膜并填满所述金属导电层图案之间的空隙;高温固化(Curing)所述自旋涂布式玻璃膜;利用电浆蚀刻技术对所述自旋涂布式玻璃膜进行回蚀刻,并且,所述回蚀刻终止于所述【第一层绝缘层】上方;在不破除所述回蚀刻反应室之真空的情况下,连续沈积【第二层绝缘层】。2. 如申请专利范围第1项之方法,其中所述金属导电层系指金属铝或金属钨,厚度介于6000到9000埃之间3. 如申请专利范围第1项之方法,其中所述【第一层绝缘层】系由电浆增强式化学气相沉积法(Plasma EnhancedChemical Vapor Deposition;PECVD)所形成之二氧化矽(Silicon Dioxide),厚度介于3500到4500埃之间。4. 如申请专利范围第1项之方法,其中所述自旋涂布式玻璃膜材质属于SiloxaneType。5. 如申请专利范围第1项之方法,其中所述高温固化,其固化温度介于350℃到450℃之间,固化时间介于40分到80分之间。6. 如申请专利范围第1项之方法,其中所述【第二层绝缘层】系由电浆增强式化学气相沉积法(Plasma EnhancedChemical Vapor Deposition;PECVD)所形成之二氧化矽(Silicon Dioxide),厚度介于4000到6000埃之间。7. 如申请专利范围第1项之方法,其中所述半导体元件系指场效电晶体(Field Effect Transistor;FET)或动态随机存取记忆体(Dynamic Random Access Memory;DRAM)的记忆元阵列(Cell Array)。图示简单说明:图1系自旋涂布式玻璃膜跟大气作接触而吸附水气之示意图,其中,H代表氢原子、O代表氧原子、Si代表矽原子。图2系吸附水气之自旋涂布式玻璃膜在反应室内沈积电浆增强式二氧化矽时,由于水气逸出而干扰沈积过程,造成在自旋涂布式玻璃膜与二氧化矽之间形成一层富含H、OH键结之二氧化矽介面层(Interface Layer)的示意图,所述富含H、OH键结之【二氧化矽介面层】容易导致自旋涂布式玻璃膜与二氧化矽剥离,因此,沈积电浆增强式二氧化矽之前,避免水气吸附在自旋涂布式玻璃膜表面,是一