| 主权项 |
2. 如申请专利范围第1项之用于非挥发性记忆积体电路之程式用切换电路,尚包括一连接成二极体用之第五增强型NMOS电晶体,其闸极接到该输出端,汲极与源极接在该程式用电压Vpp与该输出端之间。3. 如申请专利范围第1项之用于非挥发性记忆积体电路之程式用切换电路,尚包括一第六增强型或原型NMOS电晶体,其闸极接到该输入端,汲极与源极接在该程式用电压Vpp与该第一节点之间。4. 如申请专利范围第1项之用于非挥发性记忆积体电路之程式用切换电路,其中该时序信号CK与CKB中,一者系由一外接时序信号CLK与该输入电压Vin作NAND而得,另一者为NAND所得结果再作反相而得。5. 一种用于非挥发性记忆积体电路之程式用切换电路,主要包含:一程式用电压Vpp,系电路内部自行产生,其典型値约为15伏特到20伏特之间;一供应电源Vcc,系外加电源;一输入端,其电压Vin具有两种不同値,逻辑〝1〞与逻辑〝0〞;一输出端,其电压Vout;两互为反相的时序信号CK与CKB,其仅当输入电压为逻辑〝1〞时才发生作用;一第一节点与一第二节点;一第一原型NMOS电晶体,其闸极接到该第二节点,汲极与源极接在该程式用电压Vpp与该第一节点之间;一连接成二极体用之第二增强型NMOS电晶体,其闸极接到该第一节点,汲极与源极接在该第一节点与该第二节点之间;一连接成二极体用之第三增强型NMOS电晶体,其闸极接到该第二节点,汲极与源极接在该第二节点与该输出端之间;一第四增强型NMOS电晶体,其闸极接到该供应电源Vcc,汲极与源极接在该输入端与该输出端之间;一对电容,第一电容之一端接到该时序信号CK,另一端接到该第一节点,第二电容之一端接到该时序信号CKB,另一端接到该第二节点;俾使该输出端的电压Vout与该输入端的电压Vin的关系为当Vin为逻辑〝0〞时,Vout亦为逻辑〝0〞,当Vin为逻辑〝1〞时,Vout约为Vpp或逻辑〝1〞。6. 如申请专利范围第5项之用于非挥发性记忆积体电路之程式用切换电路,尚包括一连接成二极体用之第五增强型NMOS电晶体,其闸极接到该输出端,汲极与源极接在该程式用电压Vpp与该输出端之间。7. 如申请专利范围第5项之用于非挥发性记忆积体电路之程式用切换电路,尚包括一第六增强型或原型NMOS电晶体,其闸极接到该输入端,汲极与源极接在该程式用电压Vpp与该第一节点之间。8. 如申请专利范围第5项之用于非挥发性记忆积体电路之程式用切换电路,其中该时序信号CK与CKB中,一者系由一外接时序信号CLK与该输入电压Vin作NAND而得,另一者为NAND所得结果再作反相而得。9. 一种用于非挥发性记忆积体电路之程式用切换电路,主要包含:一程式用电压Vpp,系电路内部自行产生,其典型値约为15伏特到20伏特之间;一供应电源Vcc,系外加电源;一输入端,其电压Vin具有两种不同値,逻辑〝1〞与逻辑〝0〞;一输出端,其电压Vout;两互为反相的时序信号CK与CKB,其仅当输入电压为逻辑〝1〞时才发生作用;一第一节点与一第二节点;一第一增强型NMOS电晶体,其闸极接到该第二节点,汲极与源极接在该程式用电压Vpp与该第一节点之间;一连接成二极体用之第二原型NMOS电晶体,其闸极接到该第一节点,汲极与源极接在该第一节点与该第二节点之间;一连接成二极体用之第三增强型NMOS电晶体,其闸极接到该第二节点,汲极与源极接在该第二节点与该输出端之间;一第四增强型NMOS电晶体,其闸极接到该供应电源Vcc,汲极与源极接在该输入端与该输出端之间;一对电容,第一电容之一端接到该时序信号CK,另一端接到该第一节点,第二电容之一端接到该时序信号CKB,另一端接到该第二节点;俾使该输出端的电压Vout与该输入端的电压Vin的关系为当Vin为逻辑〝0〞时,Vout亦为逻辑〝0〞,当Vin为逻辑〝1〞时,Vout约为Vpp或逻辑〝1〞。10. 如申请专利范围第9项之用于非挥发性记忆积体电路之程式用切换电路,尚包括一连接成二极体用之第五增强型NMOS电晶体,其闸极接到该输出端,汲极与源极接在该程式用电压Vpp与该输出端之间。11. 如申请专利范围第9项之用于非挥发性记忆积体电路之程式用切换电路,尚包括一第六增强型或原型NMOS电晶体,其闸极接到该该入端,汲极与源极接在该程式用电压Vpp与该第一节点之间;12. 如申请专利范围第9项之用于非挥发性记忆积体电路之程式用切换电路,其中该时序信号CK与CKB中,一者系由一外接时序信号CLK与该输入电压Vin作NAND而得,另一者为NAND所得结果再作反相而得。13. 一种用于非挥发性记忆积体电路之程式用切换电路,主要包含:一程式用电压Vpp,系电路内部自行产生,其典型値约为15伏特到20伏特之间;一供应电源Vcc,系外加电源;一输入端,其电压Vin具有两种不同値,逻辑〝1〞与逻辑〝0〞;一输出端,其电压Vout;两互为反相的时序信号CK与CKB,其仅当输入电压为逻辑〝1〞时才发生作用;一第一节点与一第二节点;一第一增强型NMOS电晶体,其闸极接到该第二节点,汲极与源极接在该程式用电压Vpp与该第一节点之间;一连接成二极体用之第二原型NMOS电晶体,其闸极接到该第一节点,汲极与源极接在该第一节点与该第二节点之间;一连接成二极体用之第三原型NMOS电晶体,其闸极接到该第二节点,汲极与源极接在该第二节点与该输出端之间;一第四增强型NMOS电晶体,其闸极接到该供应电源Vcc,汲极与源极接在该输入端与该输出端之间;一对电容,第一电容之一端接到该时序信号CK,另一端接到该第一节点,第二电容之一端接到该时序信号CKB,另一端接到该第二节点;俾使该输出端的电压Vout与该输入端的电压Vin的关系为当Vin为逻辑〝0〞时,Vout亦为逻辑〝0〞,当Vin为逻辑〝1〞时,Vout约为Vpp或逻辑〝1〞。14. 如申请专利范围第13项之用于非挥发性记忆积体电路之程式用切换电路,尚包括一连接成二极体用之第五增强型NMOS电晶体,其闸极接到该输出端,汲极与源极接在该程式用电压Vpp与该输出端之间。15. 如申请专利范围第13项之用于非挥发性记忆积体电路之程式用切换电路,尚包括一第六增强型NMOS电晶体,其闸极接到该输入端,汲极与源极接在该程式用电压Vpp与该第一节点之间;16. 如申请专利范围第13项之用于非挥发性记忆积体电路之程式用切换电路,其中该时序信号CK与CKB中,一者系由一外接时序信号CLK与该输入电压Vin作NAND而得,另一者为NAND所得结果再作反相而得。图示简单说明:图1A表示根据本发明之用于非挥发性记忆积体电路之程式用切换电路的第一实施例之电路图;图1B表示根据本发明之用于非挥发性记忆积体电路之程式用切换电路的第二实施例之电路图;图1C表示根据本发明之用于非挥发性记忆积体电路之程式用切换电路的第三实施例之电路图;图1D表示第一、第二或第三实施例中,时序信号CK与CKB的产生方式之一例。图2表示根据本发明之用于非挥发性记忆积体电路之程式用切换电路的第四实施例之电路图;图3表示根据本发明之用于非挥发性记忆积体电路之程式用切换电路的第五实施例之电路图;图4表示根据本发明之用于非挥发性记忆积体电路之程式用切换电路的第六实施例之电路图;图5A及5B分别表示就图2所示电路,在四种不同的情形下,输出电压与输入电流的实验结果;图6A及6B分别表示就图3所示电路,在四种不同的情形下,输出电压与输入电流的实验结果;图7A及7B分别表示就图4所示电路,在四种不同的情形下,输出电压与输入电流的实验结果;图8A用以说明图5-7所示模拟用的NMOS电晶体在二极体连接方式下考虑基板效应的连接图;图8B为图8A中原型及增 |
