| 主权项 |
1. 一种不具场氧化层之间断闸极EPROM及快闪EPROM之制法,系包括:在第一导电型矽半导体基材或井区上进行一埋层位元线光罩仅将欲形成电晶体之源极汲极区予以曝露,并施以高浓度第二导电型杂质离子植入;之后,进行一高温氧化使其于上述之欲形成电晶体之源极汲极区上成长一厚氧化层其余则为闸氧化层,又于氧化同时,上述之第二导电型杂质离子往深驱入形成源极汲极区(即埋层位元线)然后再进行一悬浮闸电晶体起始电压调整之杂质离子植入;接着,依序沈积一含高浓度杂质掺杂之第一复晶矽及中间介电层;再经一光罩照相,蚀刻中间介电层及第一复晶矽后形成间断悬浮闸,该间断悬浮闸之一端系与电晶体之汲极相跨接另一端则位于通道区内,然后再进行一加强型(enhanced type)电晶体起始电压调整之杂质杂子植入;再经热氧化使其仅在第一复晶矽边缘成长较厚绝缘层以防止其和后续之第二复晶矽呈短路,接着,沈积第二复晶矽并高浓度杂质掺杂和一光罩再依序蚀刻由第二复晶矽,中间介电层及第一复晶矽组成之叠层构造后形成控制闸(即字线);然后,于上述之叠层控制闸边缘及第二复晶矽边缘皆形成有隔离绝缘层,以避免在该边缘处形成有由第二复晶矽与耐高温金属组成之矽化物所造之不当短路;之后,再进行一全面性第一导电型杂质离子(即场离子)植入,其能量约为30KeV,剂量约为510@su1@su2至210@su1@su3cm@su-@su2之间,于覆盖第一复晶矽或第二复晶矽处因其厚度较厚足以阻挡场离子,仅于两字线间之矽半导体基材或井区内被场离子植入,藉场离子植入以代替习知之场氧化层,以达简化制程提高良率及使元件高密度积体化之功效。2. 依申请专利范围第一项所述之一种不具场氧化层之间断闸极EPROM及快闪EPROM之制法,其中第一复晶矽与第二复晶矽之杂质掺杂可藉由离子植入,杂质扩散或现场植入程序(in-situ process)所达成的。3. 依申请专利范围第一项所述之一种不具场氧化层之间断闸极EPROM及快闪EPROM之制法,其中中间介电层可为一氧化矽-氮化矽-氧化矽(oxide-nitride-oxide ONO)构造。4. 依申请专利范围第1项所述之一种不具场氧化层之间断闸极EPROM及快闪EPROM之制法,其中加强型电晶体起始电压调整之杂质离子植入后其通道长度系由间断悬浮闸与源极之水平方向距离来决定,又该通道长度不可太小,否则无法达到防止因过度擦拭形成之漏电流,一般而言至少需大于0.3微米。5. 依申请专利范围第1项所述之一种不具场氧化层之间断闸极EPROM及快闪EPROM之制法,其中于叠层控制闸与第二复晶矽边缘形成之隔离绝缘层系藉由先沈积一绝缘层再以异方向性蚀刻回去技术所达成的。6. 依申请专利范围第1项所述之一种不具场氧化层之间断闸极EPROM及快闪EPROM之制法,其中在进行蚀刻由第二复晶矽,中间介电层及第一复晶矽组成之叠层构造时部份未被第一复晶矽覆盖之矽半导体基材或井区将会蚀刻一呈凹槽状。7. 一种不具场氧化层之间断闸极EPROM及快闪EPROM之装置,系包括:在第一导电型矽半导体基材或井区内形成有含有高浓度第二导电型杂质之源极汲极区(即埋层位元线区),通道区及场隔离区;又在源极汲极区上形成有厚氧化层,其他区域则为闸氧化层;一间断悬浮闸,其一端系与汲极区相跨接,另一端则位于通道区内,又该通道区可藉离子植入形成一串联之悬浮闸电晶体及加强型电晶体以防止当记忆单元过度擦拭造成之漏电流;一中间介电层以做为第一复晶矽与第二复晶矽之电性隔离;一由第二复晶矽沈积及经照相蚀刻后形成之控制闸;一经由蚀刻第二复晶矽,中间介电层及第一复晶矽形成之叠层构造边缘及第二复晶矽边缘形成之隔离绝缘层;又上述之场隔离区系在隔离绝缘层形成后藉植入第一导电型杂质离子而达成的,其能量约为30KeV,剂量约为510@su1@su2至210@su1@su3cm@su-@su2之间,并进而藉此达到简化制程提高良率及使元件高密度积体化之功效者。8.依申请专利范围第七项所述之一种不具场氧化层之间断闸极EPROM及快闪EPROM之装置,其中中间介电层可为一氧化矽-氮化矽-氧化矽之结构。9.依申请专利范围第七项所述之一种不具场氧化层之间断闸极EPROM及快闪EPROM之装置,其中隔离绝缘层可藉由先沈积一绝缘层再以异方向性蚀刻回去技术所达成的。图示简单说明:图1A-1G为美国专利公报公告号第五○八七五八四号主要制程剖面图。图2为间断闸极EPROM及快闪EPROM之电路布局图。图3A-3E为依据本发明之沿图2之A-A'线各主要制程剖面图。图4A-4E为依据本发明之沿图2之B-B'线各主要制程剖面图 |
