| 主权项 |
1. 一种多値电压输出电路,其系根据每预定时间从第一电源电位电平转换为第二电源电位或从第二电源电位电平转换为第一电源电位的第一输入信号和比前述预定期间短的每预定基准时间将该电平定为前述第一及第二电源电位之任一方的第二输入信号,选择地输出多数电压之中的一电压,其具有一端分别连接于前述多数电压之中的对应电压,他端共同连接于输出端子的多数第一开关元件;及,输出使前述多数第一开关元件中之一开关元件成为导通状态、使其他开关元件成为切断状态的控制信号的控制电路;其特征为:前述控制电路具有逻辑电路,该逻辑电路系前述各第一开关元件由所梯级连接的2个第二开关元件构成,根据前述第二输入信号,任何一方成为导通状态,同时给与其一端前述第一或第二电源电位,给与他端前述第一输入信号,其连接点电位成为该第一开关元件的控制信号者。2. 根据申请专利范围第1项之多値电压输出电路,其中:系由第一逻辑电路构成,该第一逻辑电路系连接于预定値以上的电压的前述第一开关元件由P通道电晶体构成,并且将控制信号输出到该P通道电晶体的前述逻辑电路由给与其一端使P通道电晶体成为切断状态的电源电位的P通道电晶体之梯级连接电路构成,系由第二逻辑电路构成,该第二逻辑电路系连接于不满前述预定値的电压的前述第一开关元件由N通道电晶体构成,并且将控制信号输出到该N通道电晶体的前述逻辑电路由给与其一端使N通道电晶体成为切断状态的电源电位的N通道电晶体之梯级连接电路构成。3. 根据申请专利范围第2项之多値电压输出电路,其中在前述第一及第二电源电位间梯级连接前述第一逻辑电路和第二逻辑电路,给与其连接点前述第一输入信号而成。4. 根据申请专利范围第2项之多値电压输出电路,其中使给与前述第一逻辑电路他端的第一输入信号和给与前述第二逻辑电路他端的第一输入信号之相位不同,于前述第一输入信号的电平转换时,设置全部逻辑电路的两端电压互相相等的期间。5. 一种液晶段驱动电路,其系根据申请专利范围第1项之多値电压输出电路,其特征在于:使前述第一输入信号成为每框电平转换的交流化信号,使前述第二输入信号成为根据显示资料决定电平的资料信号者。6. 一种液晶共用驱动电路,其系根据申请专利范围第1项之多値电压输出电路,其特征在于:使前述第一输入信号成为每框电平转换的交流化信号,使前述第二输入信号成为扫描定时信号者。图示简单说明:图1为显示本发明实施第一形态的基本观点之图。图2为显示本发明实施第一形态的基本观点之图。图3为显示本发明实施第二形态的基本观点之图。图4为本发明实施第一形态的信号电极驱动电路11的电路图。图5为显示液晶显示装置51的基本结构的方块图。图6为从图5之切断面线III-III看的液晶显示面板52的概略截面图。图7为输入液晶显示面板52的各信号的定时图。图8为显示液晶显示面板52的显示例之图。图9为图8所示之液晶显示面板52的各显示信号的波形图。图10A为合成变成亮灯状态的在正交点的信号的波形图。图10B为合成变成非亮灯状态的在正交点的信号的波形图。图11为驱动电路11的各信号的定时图。图12为显示共用驱动器53结构的方块图。图13为本发明实施第一形态其他结构例的驱动电路11a的电路图。图14为驱动电路11a的各信号的定时图。图15为发明实施第二形态的信号电极驱动电路81的电路图。图16为交流化信号制成电路91的电路图。图17为交流化信号制成电路91的各信号的定时图。图18为信号电极驱动电路81的各信号的定时图。图19为典型习知例的驱动电路101的电路构成图。 |
