| 主权项 |
1. 一种快闪记忆体记忆单元的制造方法,包括下列步骤:提供一矽基底;在该矽基底上形成一隧穿氧化层,并在该隧穿氧化层上形成一第一复晶矽层;于该第一复晶矽层与该隧穿氧化层表面依序形成一介电层、一第二复晶矽层、以及一复晶矽化金属层;制作一控制闸罩幕于该复晶矽化金属层表面,其位于部份该隧穿氧化层上方,该控制闸罩幕之一侧边并对齐该隧穿氧化层之一侧边;依据该控制闸罩幕,依序蚀刻该复晶矽化金属层、该第二复晶矽层、该介电层、以及该第一复晶矽层,以形成一控制闸极层和一浮动闸极层,并在该隧穿氧化层另一侧的上方处暴露出一未屏障区;对该矽基底做离子植入处理,以形成一源极区以及一汲极区,该源极区位于靠近该未屏障区之一侧;在该控制闸极层、介电层、浮动闸极层、以及隧穿氧化层侧边,形成一氧化物边墙;以及以30@bs3到40@bs3的倾斜角度做离子植入处理,以在该未屏障区下方之该矽基底中形成一轻度掺杂源极区,完成了该快闪记忆体的电晶体记忆单元。2. 如申请专利范围第1项所述之制造方法,其中形成该隧穿氧化层以及该第一复晶矽层的方法,包括下列步骤:在该矽基底上依序形成一氧化层以及一复晶矽层;对该复晶矽层做离子植入处理,以增加该复晶矽层的导电性;制作一隧穿罩幕;以及依据该隧穿罩幕,依序蚀刻该复晶矽层,以形成第一复晶矽层,再蚀刻该氧化层,以形成该隧穿氧化层。3.如申请专利范围第2项所述之制造方法,其中该隧穿氧化层的厚度在60@fc(1.frch)8至120@fc(1.frch)8之间。4.如申请专利范围第2项所述之制造方法,其中该第一复晶矽层的厚度在800@fc(1.frch)8至2000@fc(1.frch)8之间。5. 如申请专利范围第2项所述之制造方法,其中对该第一复晶矽层做离子植入处理,系采用磷离子,植入能量为20到50KeV之间,掺入量为10@su1@su4到10@su1@su5atoms/cm@su2之间。6. 如申请专利范围第1项所述之制造方法,其中该介电层为ONO结构,厚度在120@fc(1.frch)8至250@fc(1.frch)8之间。7. 如申请专利范围第1项所述之制造方法,其中形成该第二复晶矽层,包括下列步骤:沈积该第二复晶矽层;以及对该第二复晶矽层做离子植入处理,以增加该第二复晶矽层的导电性。8. 如申请专利范围第7项所述之制造方法,其中该第二复晶矽层厚度在1000@fc(1.frch)8至2000@fc(1.frch)8之间。9. 如申请专利范围第7项所述之制造方法,其中对该第二复晶矽层做离子植入处理,系采用磷离子,植入能量为20到50KeV之间,掺入量为10@su1@su5到10@su1@su6atoms/cm@su2之间。10. 如申请专利范围第1项所述之制造方法,其中该复晶矽化金属层系矽化钨层。11. 如申请专利范围第10项所述之制造方法,其中该复晶矽化金属层厚度在1500@fc(1.frch)8至2000@fc(1.frch)8之间。12. 如申请专利范围第1项所述之制造方法,其中做离子植入处理,以形成该源极区以及该汲极区,系采用砷离子,植入能量为30到100KeV之间,掺入量为10@su1@su5到10@su1@su6atoms/cm@su2之间。13. 如申请专利范围第1项所述之制造方法,其中形成该氧化物边墙,包括下列步骤:沈积一厚氧化物层;以及回蚀刻该厚氧化物层,直至露出该源极区、汲极区、以及该复晶矽化金属层。14. 如申请专利范围第13项所述之制造方法,其中该厚氧化物层厚度在0.05(至0.12(之间。15. 如申请专利范围第1项所述之制造方法,其中做倾斜30@bs3到40@bs3的离子植入处理,以形成该轻掺杂源极区,系采用磷离子,植入能量为30到80KeV之间,掺入量为10@su1@su3到10@su1@su4atoms/cm@su2之间。图示简单说明:第1图是传统快闪记忆体之电晶体记忆单元的结构示意图。第2A至2E图是依照本发明一较佳实施例的一种快闪记忆体 |
