| 主权项 |
1.一种具有至少一MOS电晶体之积体电路配置的制造方法,包括:在一SOI基材上加上一闸电介质(4),SOI基材含有至少一单晶矽层(3)及一配置其下之绝缘层(2);在闸电介质(4)上施加一第一电极层(5);第一电极层(5)、闸电介质(4)及矽层(3)由一第一光罩(6)定出结构,以形成含有MOS电晶体主动区及有绝缘层(2)在表面周围露出之一多层结构(7);在多层结构(7)之侧边形成第一绝缘间隔物(8);已成结构之第一电极层由第二光罩(11)而定出结构,以形成闸电极(2);以及在主动区内形成源极/汲极区(15,16)。2.如申请专利范围第1项之制造方法,其中在第一绝缘间隔物(8)形成后,在整个表面上加上一第二电极层(9);在形成闸电极(12)之期间,由第二光罩(11)定出第二电极层(9)之结构。3.如申请专利范围第1项之制造方法,其中在源极/汲极(15,16)形成之前,在闸电极(12)之侧形成第二绝缘间隔物(13)。4.如申请专利范围第3项之制造方法,其中在第二绝缘间隔物(13)形成后,用选择磊晶法,在矽层(3)之露出表面上成长矽区(14)。5.如申请专利范围第1至第4项中任一项之制造方法,其中用于多数MOS电晶体之多数多层结构(7)由第一电极层(5)、闸电介质(4)及单晶矽层(3)形成。6.如申请专利范围第5项之制造方法,其中在多层结构(7)形成后,对于用于至少一MOS电晶体中之多层结构(7)中之已成结构之第一电极层(5)有和其它MOS电晶体不同之掺杂。7.如申请专利范围第5项之制造方法,其中利用第二光罩(11)可形成第二电极层(9)之结构,以形成连接至少两MOS电晶体闸电极(12)之一闸线平面(9')。8.如申请专利范围第6项之制造方法,其中利用第二光罩(11)可形成第二电极层(9)之结构,以形成连接至少两MOS电晶体闸电极(12)之一闸线平面(9')。9.如申请专利范围第2项之制造方法,其中第一电极层(5)具有有掺或未掺杂质之非晶或多晶矽;以及第二电极层(9)至少包含下面材料之一:非晶及多晶矽,金属矽化物及金属。图示简单说明: 第一图是具备有闸电介质、第一电极层及共罩之SOI基材。 第二图是形成多层结构及其侧面之第一绝缘间隔物之SOI基材。 第三图是第二图之平面图。 第四图是沈积第二电极层、外罩层及形成光罩后之SOI基材剖面。 第五图是形成闸电极后之SOI基材。 第六图是第五图之平面图。 第七图是在闸电极侧边形成第二绝缘间隔物后,第六图之SOI基材沿VII-VII之剖面。 第八图是在用选择磊晶成长矽及源极/汲极区形成后,第六图之SOI基材沿VIII-VIII之剖面。 第九图为第六图之SOI基材沿IX-IX之剖面。 |
