| 主权项 |
1.一种积体电路之复晶矽结构的制造方法,系包含下列步骤:在半导体基板上形成一层第一介电层;平坦化所述第一介电层;利用微影技术和蚀刻技术蚀刻所述第一介电层以形成洞孔(hole);形成一层第一复晶矽;形成一层第二介电层;利用微影技术形成光阻图案;以所述光阻图案作为蚀刻保护罩,蚀刻所述第二介电层与第一复晶矽,以在所述第一复晶矽形成「第一凹沟」;去除所述「光阻图案」;以所述第二介电层作为氧化保护罩,热氧化所述「第一凹沟」内之所述第一复晶矽,以在所述「第一凹沟」内形成「复晶矽氧化层」,使所述「第一凹沟」变窄成为「第二凹沟」;去除所述第二介电层;利用所述「复晶矽氧化层」作为蚀刻保护罩,蚀刻所述第一复晶矽与第二介电层;回蚀刻所述「第二凹沟」内底部之「复晶矽氧化层」,遗留下所述「第二凹沟」内侧边之「复晶矽氧化层侧壁物」;形成一层第二复晶矽,所述第二复晶矽填满所述「第二凹沟」;利用蚀刻技术对所述第二复晶矽进行回蚀刻以在所述「第二凹沟」内形成第二复晶矽插塞物(stud),在所述「复晶矽氧化层侧壁物」的旁边则形成第二复晶矽侧壁物(sidewall spacer);去除所述「复晶矽氧化层侧壁物」。2.如申请专利范围第1项所述之制造方法,其中所述半导体基板含有电性元件/电子元件(electrical/electronicdevices)和薄膜。3.如申请专利范围第1项所述之制造方法,其中所述第一介电层是利用低压化学气相沉积法(LPCVD)形成之搀杂的或无搀杂的二氧化矽,其反应温度介于330到370℃之间,其反应气体是四已基矽酸盐(TEOS)与氧化氮(N2O)或甲烷(silane)与氧化氮(N2O),其厚度介于3000到10000埃之间。4.如申请专利范围第1项所述之制造方法,其中所述形成洞孔之电浆蚀刻,是利用磁场增强式活性离子式电浆蚀刻技术(MERIE)或电子回旋共振电浆蚀刻技术(ECR)或传统的活性离子式电浆蚀刻技术(RIE),其电浆反应气体是三氟氢化碳和氩气之混合气体。5.如申请专利范围第1项所述之制造方法,其中所述第一复晶矽是利用同步搀杂之低压化学气相沉积法形成,其反应气体是PH3.SiH4与N2或AsH3.SiH4与N2的混合气体,反应温度介于500到650℃之间,其厚度介于3000到7000埃之间,其杂质离子浓度介于1E20到1E21原子/立方公分之间。6.如申请专利范围第1项所述之制造方法,其中所述第二介电层是利用低压化学气相沉积法(LPCVD)形成之氮化矽,其反应温度介于500到800℃之间,其反应气体是SiCl2H2与NH3,其厚度介于100到1000埃之间。7.如申请专利范围第1项所述之制造方法,其中所述对所述第二介电层与第一复晶矽之电浆蚀刻以在所述第一复晶矽形成第一凹沟,是利用磁场增强式活性离子式电浆蚀刻技术(MERIE)或电子回旋共振电浆蚀刻技术(ECR)或传统的活性离子式电浆蚀刻技术(RIE),其电浆反应气体是六氟化硫、氧、氯和溴化氢之混合气体。8.如申请专利范围第1项所述之制造方法,其中所述热氧化所述「第一凹沟」内之所述第一复晶矽,以在所述「第一凹沟」内形成「复晶矽氧化层」,是在含乾氧或湿氧的高温环境中进行,其氧化温度介于800到950℃之间,形成之「薄的复晶矽氧化层」厚度介于500到2000埃之间。9.如申请专利范围第1项所述之制造方法,其中所述第二复晶矽是利用同步搀杂之低压化学气相沉积法形成,其反应气体是PH3.SiH4与N2或AsH3.SiH4与N2的混合气体,反应温度介于500到650℃之间,其厚度介于500到2000埃之间,其杂质离子浓度介于1E20到1E21原子/立方公分之间。10.如申请专利范围第1项所述之制造方法,其中所述对所述第二复晶矽进行回蚀刻以形成第二复晶矽侧壁物,是利用磁场增强式活性离子式电浆蚀刻技术(MERIE)或电子回旋共振电浆蚀刻技术(ECR)或传统的活性离子式电浆蚀刻技术(RIE),其电浆反应气体是六氟化硫、氧、氯和溴化氢之混合气体。11.如申请专利范围第1项所述之制造方法,其中所述去除所述「复晶矽氧化层侧壁物」是利用氢氟酸溶液。12.一种堆叠式动态随机存取记忆体的制造方法,系包含下列步骤:在矽半导体晶圆上形成金氧半场效电晶体;形成一层第一介电层,并平坦化所述第一介电层;利用微影技术和蚀刻技术在电容器区域(capacitorregion)蚀去所述第一介电层以形成记忆元接触窗(cellcontact);形成一层第一复晶矽;形成一层第二介电层;利用微影技术在电容器区域形成光阻图案;以所述光阻图案作为蚀刻保护罩,蚀刻所述第二介电层与第一复晶矽,以在所述第一复晶矽形成「第一凹沟」;去除所述「光阻图案」;以所述第二介电层作为氧化保护罩,热氧化所述「第一凹沟」内之所述第一复晶矽,以在所述「第一凹沟」内形成「复晶矽氧化层」,使所述「第一凹沟」变窄成为「第二凹沟」;去除所述第二介电层;利用所述「复晶矽氧化层」作为蚀刻保护罩,蚀刻所述第一复晶矽与第二介电层;回蚀刻所述「第二凹沟」内低部之「薄的复晶矽氧化层」,遗留下所述「第二凹沟」内侧边之「复晶矽氧化层侧壁物」;形成一层第二复晶矽,所述第二复晶矽填满所述「第二凹沟」;利用蚀刻技术对所述第二复晶矽进行回蚀刻以在所述「第二凹沟」内形成第二复晶矽插塞物(stud),在所述「复晶矽氧化层侧壁物」的旁边则形成第二复晶矽侧壁物(sidewall spacer);去除所述「复晶矽氧化层侧壁物」,剩余之所述第一复晶矽、第二复晶矽插塞物与第二复晶矽侧壁物构成了电容器的电荷储存电极;形成一层电容器介电层;形成一层第三复晶矽;利用微影技术和蚀刻技术蚀去所述电容器介电层和第三复晶矽,以形成电容器的上层电极。13.如申请专利范围第12项所述之制造方法,其中所述金氧半场效电晶体含有闸氧化层、闸极与源极/汲极。14.如申请专利范围第12项所述之制造方法,其中所述第一介电层是利用底压化学气相沉积法(LPCVD)形成之搀杂的或无搀杂的二氧化矽,其反应温度介于330到370℃之间,其反应气体是四己基矽酸盐(TEOS)与氧化氮(N2O)或甲烷(silane)与氧化氮(N2O),其厚度介于3000到10000埃之间。15.如申请专利范围第12项所述之制造方法,其中所述形成记忆元接触窗之电浆蚀刻,是利用磁场增强式活性离子式电浆蚀刻技术(MERIE)或电子回旋共振电浆蚀刻技术(ECR)或传统的活性离子式电浆蚀刻技术(RIE),其电浆反应气体是三氟氢化碳和氩气之混合气体。16.如申请专利范围第12项所述之制造方法,其中所述第一复晶矽是利用同步搀杂之低压化学气相沉积法形成,其反应气体是PH3.SiH4与N2或AsH3.SiH4与N2的混合气体,反应温度介于500到650℃之间,其厚度介于3000到7000埃之间,其杂质离子浓度介于1E20到1E21原子/立方公分之间。17.如申请专利范围第12项所述之制造方法,其中所述第二介电层是利用低压化学气相沉积法(LPCVD)形成之氮化矽,其反应温度介于500到800℃之间,其反应气体是SiCl2H2与NH3,其厚度介于100到1000埃之间。18.如申请专利范围第12项所述之制造方法,其中所述对所述第二介电层与第一复晶矽之电浆蚀刻以在所述第一复晶矽形成第一凹沟,是利用磁场增强式活性离子式电浆蚀刻技术(MERIE)或电子回旋共振电浆蚀刻技术(ECR)或传统的活性离子式电浆蚀刻技术(RIE),其电浆反应气体是六氟化硫、氧、氯和溴化氢之混合气体。19.如申请专利范围第12项所述之制造方法,其中所述热氧化所述「第一凹沟」内之所述第一复晶矽,以在所述「第一凹沟」内形成「复晶矽氧化层」,是在含乾氧或湿氧的高温环境中进行,其氧化温度介于800到950℃之间,形成之「复晶矽氧化层」厚度介于500到2000埃之间。20.如申请专利范围第12项所述之制造方法,其中所述第二复晶矽是利用同步搀杂之低压化学气相沉积法形成,其反应气体是PH3.SiH4与N2或AsH3.SiH4与N2的混合气体,反应温度介于500到650℃之间,其厚度介于500到2000埃之间,其杂质离子浓度介于1E20到1E21原子/立方公分之间。21.如申请专利范围第12项所述之制造方法,其中所述对所述第二复晶矽进行回蚀刻以形成第二复晶矽侧壁物,是利用磁场增强式活性离子式电浆蚀刻技术(MERIE)或电子回旋共振电浆蚀刻技术(ECR)或传统的活性离子式电浆蚀刻技术(RIE),其电浆反应气体是六氟化硫、氧、氯和溴化氢之混合气体。22.如申请专利范围第12项所述之制造方法,其中所述去除所述「复晶矽氧化层侧壁物」是利用氢氟酸溶液。23.如申请专利范围第12项所述之制造方法,其中所述电容器介电层是由氧化氮化矽、氮化矽氧矽所组成,或由Ta2O5.TiO2和SrTiO3等材料所组成。24.如申请专利范围第12项所述之制造方法,其中所述第三复晶矽是利用同步搀杂之低压化学气相沉积法形成,其反应气体是PH3.SiH4与N2或AsH3.SiH4与N2的混合气体,反应温度介于500到650℃之间,其厚度介于1000到2000埃之间,其杂质离子浓度介于1E20到1E21原子/立方公分之间。25.如申请专利范围第12项所述之制造方法,其中所述对所述第三复晶矽蚀刻以形成电容器的上层电极,是利用磁场增强式活性离子式电浆蚀刻技术(MERIE)或电子回旋共振电浆蚀刻技术(ECR)或传统的活性离子式电浆蚀刻技术(RIE),其电浆反应气体是六氟化硫、氧、氯和溴化氢之混合气体。图示简单说明:第一图是堆叠式动态随机存取记忆体之先前技艺的制程剖面示意图,其各层编号跟第十八图之编号相同,其中22a/30a/30b是电容器的电荷储存电极。第二图是在矽半导体晶圆上形成转移闸电晶体和字语线后的制程剖面示意图;第三图是沈积一层第一介电层并平坦化所述第一介电层后的制程剖面示意图;第四图是利用微影技术与电浆蚀刻技术蚀刻所述第一介电层以形成记忆元接触窗后的制程剖面示意图;第五图是沈积一层第一复晶矽与第二介电层后的制程剖面示意图;第六图是利用微影技术在电容器区域形成光阻图案后的制程剖面示意图;第七图是蚀刻所述第一复晶矽与第二介电层,以在所述第一复晶矽形成「第一凹沟」后的制程剖面示意图;第八图是去除光阻图案后的制程剖面示意图;第九图与第十图是以所述第二介电层作为氧化保护罩,热氧化所述「第一凹沟」内之所述第一复晶矽,以在所述「第一凹沟」内形成「薄的复晶矽氧化层」,使所述「第一凹沟」变窄成为「第二凹沟」后的制程剖面示意图;第十一图是去除所述第二介电层后的制程剖面示意图;第十二图是利用所述「薄的复晶矽氧化层」作为蚀刻保护罩,利用「复晶矽蚀刻配方」垂直单向性的蚀刻所述第一复晶矽与第二介电层后的制程剖面示意图;第十三图是单向性的回蚀刻所述「第二凹沟」内底部之「薄的复晶矽氧化层」,遗留下所述「第二凹沟」内侧边之「薄的复晶矽氧化层侧壁物」后的制程剖面示意图;第十四图是沈积一层第二复晶矽后的制程剖面示意图,所述第二复晶矽填满所述「第二凹沟」;第十五图是利用电浆蚀刻技术对所述第二复晶矽进行回蚀刻以在所述「第二凹沟」内形成第二复晶矽插塞物(stud),在所述「薄的复晶矽氧化层侧壁物」的旁边则形成第二复晶矽侧壁物(sidewall sapcer)后的制程剖面设置;第十六图是利用缓冲氢氟酸溶液去除所述「薄的复晶矽氧化层侧壁物」后的制程剖面示意图;第十七图是在该下层电极的表面形成一层电容器介电层(capacitor dielectric)后的制程剖面示意图;第十八图是沈积一层第三复晶矽,再利用微影技术和电浆蚀刻技术蚀去电容器区域以外之所述电容器介电层和第三复晶矽,以形成电容器的上层电极(plateelectrode)后的制程剖面示意图。 |
