| 主权项 |
1.一种半导体积体电路制造方法,包括:引进原子氮到基板中;在该基板上形成介电层;在该介电层上形成材料层;曝露该材料层至掺杂剂物种;使该材料层形成图样以形成闸极。2.根据申请专利范围第1项之方法,其中该引进步骤包括离子植入。3.根据申请专利范围第2项之方法,其中该曝露步骤包括离子植入系在5KeV与50KeV间之能量下,及在1013/平方公分与51014/平方公分间之剂量下进行。4.根据申请专利范围第1项之方法,其中该材料层为聚矽。5.根据申请专利范围第1项之方法,其中该掺杂剂物种为硼。6.根据申请专利范围第1项之方法,其中该电介质为热成长之二氧化矽。7.根据申请专利范围第6项之方法,其中该电介质系经由将该基板曝露在氧气中,于700℃与1000℃之温度下形成。8.根据申请专利范围第1项之方法,其中该电介质之厚度在10A与200A之间。9.根据申请专利范围第1项之方法,其中该材料层之厚度在500A与3000A之间。10.根据申请专利范围第1项之方法,其中该电介质系经由将该基板曝露在N2O之大气下形成。11.根据申请专利范围第10项之方法,其中该曝露系发生在温度800与900℃之间。图示简单说明:第一,二和三图系为本发明实施例之截面示意图。 |
