发明名称 改善积体电路金属化制程缺陷之方法
摘要 一种改善积体电路金属化制程缺陷之方法,包括下列步骤:首先提供一晶片,此晶片上已形成有介电层,其中介电层上有接触窗口暴露出晶片上之特定区域。然后对晶片进行金属化制程前蚀刻,接着形成氮化钛层覆盖介电层、接触窗口之侧壁以及特定区域。然后,进行回火制程。接着形成钨插塞。然后,刷洗晶片之边缘;以及形成金属导线层覆盖钨插塞与氮化钛层。本发明之特征是形成钨插塞之后,接着刷洗晶片边缘以及最晶边处,其目的在于清除因为沈积钨而压碎氮化钛鼓起膜所产生之粒子。本发明可消除晶片边缘之缺陷,且可有效改善金属沈积制程之缺陷数量。
申请公布号 TW331027 申请公布日期 1998.05.01
申请号 TW086111417 申请日期 1997.08.09
申请人 联诚积体电路股份有限公司 发明人 林国钦;许博治;陈宏坤
分类号 H01L21/322 主分类号 H01L21/322
代理机构 代理人 詹铭文 台北巿罗斯福路二段一○○号七楼之一
主权项 1.一种改善积体电路金属化制程缺陷之方法,包括下列步骤:a.提供一晶片,该晶片上已形成有一介电层,其中该介电层上有一接触窗口暴露出该晶片之一特定区域,以及该接触窗口上有复数个侧壁;b.对该晶片进行金属化制程前蚀刻;c.形成一氮化钛层覆盖该介电层、该接触窗口之该些侧壁以及该特定区域;d.进行回火制程;e.形成一钨插塞;f.刷洗该晶片之边缘;以及g.形成一金属导线层覆盖该钨插塞与该氮化钛层。2.如申请专利范围第1项所述之改善积体电路金属化制程缺陷之方法,其中在步骤c中形成该氮化钛层之方法包括沈积一层氮化钛物质覆盖该介电层、该接触窗口之该些侧壁以及该特定区域。3.如申请专利范围第2项所述之改善积体电路金属化制程缺陷之方法,其中沈积该层氮化钛物质之方法系包括反应性溅镀法。4.如申请专利范围第1项所述之改善积体电路金属化制程缺陷之方法,其中在步骤d中该回火制程系为使用快速加热制程法。5.如申请专利范围第1项所述之改善积体电路金属化制程缺陷之方法,其中在步骤e中形成该钨插塞之方法包括沈积一钨层覆盖该氮化钛层以及于该接触窗口中,然后进行回蚀步骤直到该钨层大约与该氮化钛层位于同一平面并暴露出该氮化钛层,藉以使得该钨层形成该钨插塞。6.如申请专利范围第5项所述之改善积体电路金属化制程缺陷之方法,其中沈积该层钨之方法系为低压化学气相沈积法。7.如申请专利范围第5项所述之改善积体电路金属化制程缺陷之方法,其中该回蚀步骤系包括使用乾蚀刻法。8.如申请专利范围第5项所述之改善积体电路金属化制程缺陷之方法,其中该回蚀步骤系包括使用化学机械研磨法。9.如申请专利范围第1项所述之改善积体电路金属化制程缺陷之方法,其中在步骤f中刷洗晶片之方法包括使用去离子水。10.如申请专利范围第1项所述之改善积体电路金属化制程缺陷之方法,其中在步骤g中形成该金属导线层的方法系为以溅镀法沈积金属覆盖该钨插塞与该氮化钛层。11.如申请专利范围第1项所述之改善积体电路金属化制程缺陷之方法,其中在步骤g中该金属导线层之材质包括铝铜合金。图示简单说明:第一图系绘示习知积体电路金属化制程之制造流程图;第二A-二D图系习知积体电路金属化制程之电子扫描显微镜图;第三图系习知积体电路金属化制程中不同时间所制造之晶片之缺陷数目图;第四图系绘示依照本发明之一较佳实施例的一种积体电路金属化制程之制造流程图;以及第五图系绘示依照本发明之一较佳实施例的一种积体电路金属化制程中不同时间所制造之晶片之缺陷数目图。
地址 新竹科学工业园区新竹巿力行二路三号