| 主权项 |
1.一种包含如下步骤之半导体装置制法:(a)在半导体基材上,覆以一等厚之第一绝缘层;(b)在第一绝缘层上,形成一等厚之第一导体层,并于其上设定图样,构成复数个第一导线;(c)在整体外露表面上,形成一薄的第二绝缘层,并清除其位在特定第一导线上方的区域,构成接孔;(d)在整体外露表面上,覆以一高融点第二导体层,并于其上设定图样,构成一位在接孔上方之连结导线;(e)依序覆以一等厚第三绝缘层与一平整第四绝缘层;(f)均匀蚀刻第三与第四绝缘层,直到连结导线外露为止;与(g)在整体外露表面上,覆以一等厚第三导体层,并于其上设定图样,构成一透过连结导线而与特定第一导线相通之第二导线;其中该第二绝缘层厚度小于0.5m使得位在接孔上方之连结导线的实质上大部分突出于该第二绝缘层。2.如申请专利范围第1项所述之制法,其中的连结导线宽度大于接孔的宽度,但小于该特定第一导线者。3.如申请专利范围第1项所述之制法,其中的第一、第二与第三导体层皆由溅散铝合金构成。4.如申请专利范围第1项所述之制法,其中的第二导体层是由高融点溅散矽化物所构成。5.如申请专利范围第1项所述之制法,其中的第一至第三绝缘层皆由CVD氧化物所构成。6.如申请专利范围第1项所述之制法,其中的平整第四绝缘层是由氧化物或聚醯亚胺所构成。7.如申请专利范围第6项所述之制法,其中的氧化物或聚醯亚胺是在常压O3气体下,藉由TEOS法而得到。8.如申请专利范围第1项所述之制法,其中更进一步包含如下步骤:在步骤(d)之第二导体层图样设定前,先藉着热处理,使第二导体层达到平整。9.如申请专利范围第8项所述之制法,其中的热处理是在温度低于第二导体层融点之惰性气体中进行的。10.如申请专利范围第8项所述之制法,其中的热处理是在温度低于第二导体层融点之H2气体中进行的。11.如申请专利范围第1项所述之制法,其中更进一步包含如下步骤:在形成第四绝缘层前,先在第三绝缘层上覆以一第五绝缘层,并藉着异向性乾蚀,在每一第三绝缘层的边墙上构成边墙绝缘层,使得第三绝缘层的缝隙得以填平,且其阶梯状部位的落差得以减小。12.如申请专利范围第11项所述之制法,其中的第五绝缘层是由CVD氧化物所构成。13.如申请专利范围第1项所述之制法,其中的半导体基材是由单晶矽所构成。图示简单说明:第一图所示为传统半导体装置结构截面图;第二图所示为第一图之配置图;第三a至三f图所示为另一传统半导体装置制法截面图;第四图所示为第三d图之透视图;第五a至五h图所示为本发明第一具体实施例中之半导体装置制法截面图;第六图所示为第五h图中之半导体装置的主要元件透视图;第七图所示为本发明第二具体实施例中之半导体装置制法截面图;第八图所示为本发明第三具体实施例中之半导体装置制法截面图; |
