| 主权项 |
1.一种用以还原资料及时序之数位式相位迁移锁相回路,包含主回路与次回路,该主回路之作用系产生用以还原接收资料用的时序信号,包含:第一相位迁移器,接受一时序信号CK与一控制信号,输出一时序信号CKr,该CKr之相位落后该时序信号CK的大小为:k1+k2*(该控制信号的大小),其中该k1.k2为两个正的常数;第一相位侦测器,接受该时序信号CKr与一资料信号Data,比较两者的相位而输出信号up与dn:(1)当该CKr的相位超前该Data时,up="1",dn="0";(2)当该CKr的相位落后该Data时,up="0",dn="1";(3)当该CKr的相位同于该Data时,up=dn="0";第一上/下计数器,接受来自该第一相位侦测器的信号up与dn,及一卷绕参考値N:(1)当up="1",dn="0"时,该第一上/下计数器作模N(Modulon N)上数;(2)当up="0",dn="1"时,该第一上/下计数器作模N下数;(3)当up=dn="0"时,该第一上/下计数器计数値保持不变;输出的计数値送至该第一相位迁移器作为其控制信号,该次回路之作用系提供该卷绕参考値N予该主回路,包含:第二相位迁移器,接受该时序信号CK与一控制信号,输出一时序信号CKd,该CKd之位落后该时序信号CK的大小为:k1+k2*(该控制信号的大小);第二相位侦测器,接受该等时序信号CK与CKd,忽略该信号CK的第一个周期而比较两者的相位,结果造成该信号CKd之相位领先该信号CK,输出信号up与dn:(1)当该CKd的相位超前该信号CK时,up = "1",dn= "0";(2)当该CKd的相位超前该信号CK时,up = "0",dn = "1";(3)当该CKd的相位同于该信号CK时,up=dn="0";第二上/下计数器,接受来自该第二相位侦测器的信号up与dn:(1)当up="1",dn="0"时,该第二上/下计数器上数;(2)当up="0",dn="1"时,该第一上/下计数器下数;(3)当up=dn="0"时,该第一上/下计数器计数値保持不变;输出的计数値送至该第二相位迁移器作为其控制信号,且送至该第一上/下计数器作为其卷绕参考値N,由于对该第二相位侦测器而言,一开始之输出为up="1",dn="0",因此,一开始该第二上/下计数器上数,造成该CKd之相位更加地落后该CK,接着该第二相位侦测器再度输出up="1",dn="0",该第二上/下计数器继续上数,再度造成该CKd之相位更加地落后该CK,此种情况持续至该CKd正好落后该CK一个周期,该第二相位侦测器输出up=dn="0",该第二上/下计数器保持不变,此后即使操作环境因素改变,造成信号CK与CKd产生相位差,次回路亦可自动调整卷绕参考値N的大小,整个回路稳定后,该时序信号CKr即作为用以还原接收资料用的时序信号。2.如申请专利范围第1项之用以还原资料及时序之数位式相位迁移锁相回路,其中:该第一与第二上/下计数器所输出的计数値为长度M之数元型样,M≧N,其变化为:00…000 00…001 00…011 00…111 ……,向右的箭头表示上数,向左的箭头表示下数,此外,该第一上/下计数器并具有卷绕的功能,即当计数値中"1"的长度为N-1时,再作一次上数即成为00…000,相对地,当计数値为00…000时,再作一次下数即成为"1"之长度为N-1的计数値,该第一相位迁移器与第二相位迁移器具有相同的电路,均由M级相同的单元串接在一起而形成,每一单元包含:一反相器、一NMOS电晶体、及一电容,该反相器之输入端接受前一级的输出信号,输出端作为该单元的输出信号;该NMOS电晶体的汲极与源极接在该反相器之输出端与该电容器的第一端之间,该电容器的第二端接地,该第一相位迁移器中每一单元中之NMOS电晶体的闸极分别接受该第一上/下计数器之计数値中的一不同位元;该第二相位迁移器中每一单元中之NMOS电晶体的闸极分别接受该第二上/下计数器之计数値中的一不同位元;各相位迁移器中第1级的输入端接受该时序信号CK,其第M级的输出端作为该相位迁移器的输出。3.如申请专利范围第2项之用以还原资料及时序之数位式相位迁移锁相回路,其中该第一与第二相位迁移器中,第i级(1≦i≦M)单元分别接受该第一与第二上/下计数器之计数値的第(i-1)位元(1≦i≦M)。4.如申请专利范围第2项之用以还原资料及时序之数位式相位迁移锁相回路,其中该M为该N的4/3倍,俾使该第一相位迁移器内全部的级中约有1/4为备用,以应N値的变动。5.如申请专利范围第1项之用以还原资料及时序之数位式相位迁移锁相回路,其中该第一相位侦测器之电路包含:第一正反器、第二正反器、第三正反器、第四正反器、具有两个输入端的第一OR闸与第二OR闸、若干反相器、及若干延迟单元,该第一正反器的D端子接受该时序信号CKr,其CK端子接受该资料信号Data,其Q端子连接至该第一OR闸的第一输入端,并经过一延迟单元而连接至该第一正反器的R端子;该第二正反器的D端子接受该时序信号CKr,其CK端子接受该资料信号Data,其Q端子连接至该第一OR闸的第二输入端,并经过一延迟单元而连接至该第二正反器的R端子;该第三正反器的D端子接受该时序信号CKr的反相 ,其CK端子接受该资料信号Data,其Q端子连接至该第二OR闸的第一输入端,并经过一延迟单元而连接至该第三正反器的R端子;该第四正反器的D端子接受该时序信号CKr的反相,其CK端子接受该资料信号Data的反相,其Q端子连接至该第二OR闸的第二输入端,并经过一延迟单元而连接至该第四正反器的R端子;该第一OR闸的输出端作为信号dn,该第二OR闸的输出端作为信号up。6.如申请专利范围第1项之用以还原资料及时序之数位式相位迁移锁相回路,其中该第二相位侦测器之电路包含:第一正反器、第二正反器、第三正反器、具有两个输入端的AND闸、及反相器,该第一正反器的D端子接受该时序信号CK,其CK端子接受该时序信号CKd,其Q端子连接至该第二及第三正反器的CK端子,并连接至该AND闸的第一输入端,其R端子接受一清除信号Reset;该第二正反器的D端子连接至电源VDD,其Q端子连接至该第三正反器的D端子,其R端子亦接受该清除信号Reset;该第三正反器的Q端子连接至该AND闸的第二输入端,其R端子亦接受该清除信号Reset;该AND闸的输出端作为信号dn,其反相作为信号up。7.一种用以还原资料及时序之数位式相位迁移锁相回路,包含主回路与次回路,该主回路之作用系产生用以还原接收资料用的时序信号,包含:第一相位迁移器,接受一时序信号CK与一控制信号,输出一时序信号CKr,该CKr之相位落后该时序信号CK的大小为:k1+k2*(该控制信号的大小),其中该k1.k2为两个正的常数;第一相位侦测器,接受该时序信号CKr与一资料信号Data,比较两者的相位而输出信号up与dn;(1)当该CKr的相位超前该Data时,up="1",dn="0";(2)当该CKr的相位落后该Data时,up="0",dn="1";(3)当该CKr的相位同于该Data时,up=dn="0";第一上/下计数器,接受来自该第一相位侦测器的信号up与dn,及一卷绕参考値N:(1)当up="1",dn="0"时,该第一上/下计数器作模N(Modulo N)上数;(2)当up="0",dn="1"时,该第一上/下计数器作模N下数;(3)当up=dn="0"时,该第一上/下计数器计数値保持不变;输出的计数値送至该第一相位迁移器作为控制信号,该次回路之作用系提供该卷绕参考値N予该主回路,包含:第二相位迁移器,接受该时序信号CK与一控制信号(≧0),输出一时序信号CKd1,该CKd1之相位落后该时序信号CK的大小为:k1+k2*(该控制信号的大小);第三相位迁移器,接受该时序信号CK而输出一时序信号CKd2,该CKd2之相位落后该时序信号CK之大小为该k1;第二相位侦测器,接受该等时序信号CKd1与CKd2,忽略该信号CKd2的第一个周期而比较两者的相位,结果造成该信号CKd1之相位领先该信号CKd2,输出信号up与dn:(1)当该CKd1的相位超前该信号CKd2时,up="1",dn="0";(2)当该CKd1的相位落后该信号CKd2时,up="0",dn="1";(3)当该CKd1的相位同于该信号CKd2时,up=dn="0";第二上/下计数器,接受来自该第二相位侦测器的信号up与dn:(1)当up="1",dn="0"时,该第二上/下计数器上数;(2)当up="0",dn="1"时,该第一上/下计数器下数;(3)当up=dn="0"时,该第一上/下计数器计数値保持不变;输出的计数値送至该第二相位迁移器作为其控制信号,且该计数値送至该第一上/下计数器作为其卷绕参考値N;由于对该第二相位侦测器而,一开始之输出为up="1",dn="0",因此,一开始该第二上/下计数器上数,造成该CKd1之相位更加地落后该CKd2,该着该第二相位侦测器再度输出up="1",dn="0",该第二上/下计数器继续上数,再度造成该CKd1之相位更加地落后该CKd2,此种情况持续至该CKd1正好落后该CKd2一个周期,该第二相位侦测器输出up=dn="0",该第二上/下计数器保持不变,此后即使操作环境因素改变,造成信号CKd2与CKd1产生相位差,次回路亦可自动调整卷绕参考値N的大小,整个回路稳定后,该时序信号CKr即作为用以还原接收资料用的时序信号。8.如申请专利范围第7项之用以还原资料及时序之数位式相位迁移锁相回路,其中:该第一与第二上/下计数器所输出的计数値为长度M之数元型样,M≧N,该计数値的变化为:00…000 00…001 00…011 00…111 ……,向右的箭头表示上数,向左的箭头表示下数,此外,该第一上/下计数器并具有卷绕的功能,即当计数値中"1"的长度为N-1时,再作一次上数即成为00…000,相对地,当计数値为00…000时,再作一次下数即成为"1"之长度为N-1的计数値,该第一、第二、及第三相位迁移器由M级相同的单元串接在一起而形成,每一单元包含:一反相器、一NMOS电晶体、及一电容,该反相器之输入端接受前一级的输出信号,输出端作为该单元的输出信号;该NMOS电晶体的汲极与源极接在该反相器之输出端与该电容器的第一端之间,该电容器的第二端接地,第一相位迁移器中每一单元中之NMOS电晶体的闸极分别接受该第一上/下计数器之计数値中的一不同位元;第二相位迁移器中每一单元之NMOS电晶体的闸极分别接受该第二上/下计数器之计数値中的一不同位元;第三相位迁移器中每一单元中之NMOS电晶体的闸极均接受"0";各相位迁移器中第1级的输入端接受该时序信号CK,第M级的输出端作为该相位迁移器的输出。9.如申请专利范围第8项之用以还原资料及时序之数位式相位迁移锁相回路,其中该第一与第二相位迁移器中,第i级(1≦i≦M)单元分别接受该第一与第二上/下计数器之计数値的第(i-1)位元(1≦I≦M)。10.如申请专利范围第8项之用以还原资料及时序之数位式相位迁移锁相回路,其中该M为该N的4/3倍,俾使该第一相位迁移器内全部的级中约有1/4为备用,以应N値的变动。11.如申请专利范围第7项之用以还原资料及时序之数位式相位迁移锁相回路,其中该第一相位侦测器之电路包含:第一正反器、第二正反器、第三正反器、第四正反器、具有两个输入端的第一OR闸与第二OR闸、若干反相器、及若干延迟单元,该第一正反器的D端子接受该时序信号CKr,其CK端子接受该资料信号Data,其Q端子连接至该第一OR闸的第一输入端,并经过一延迟单元而连接至该第一正反器的R端子;该第二正反器的D端子接受该时序信号CKr,其CK端子接受该资料信号Data的反相,其Q端子连接至该第一OR闸的第二输入端,并经过一延迟单元而连接至该第二正反器的R端子;该第三正反器的D端子接受该时序信号CKr的反相,其CK端子接受该资料信号Data,其Q端子连接至该第二OR闸的第一输入端,并经过一延迟单元而连接至该第三正反器的R端子;该第四正反器的D端子接受该时序信号CKr的反相,其CK端子接受该资料信号Data的反相,其Q端子连接至该第二OR闸的第二输入端,并经过一延迟单元而连接至该第四正反器的R端子;该第一OR闸的输出端作为信号dn,该第二OR闸的输出端作为信号up。12.如申请专利范围第7项之用以还原资料及时序之数位式相位迁移锁相回路,其中该第二相位侦测器之电路包含:第一正反器、第二正反器、第三正反器、具有两个输入端的AND闸、及反相器,该第一正反器的D端子接受该时序信号CK,其CK端子接受该时序信号CKd,其Q端子连接至该第二及第三正反器的CK端子,并连接至该AND闸的第一输入端,其R端子接受一清除信号Reset;该第二正反器的D端子连接至电源VDD,其Q端子连接至该第三正反器的D端子,其R端子亦接受该清除信号Reset;该第三正反器的Q端子连接至该AND闸的第二输入端,其R端子亦接受该清除信号Reset;该AND闸的输出端作为信号dn,其反相作为信号up。图式简单说明:第一图表示本创作之用以还原资料及时序之数位式相位迁移锁相回路的方块图;第二图表示第一图之方块图中,相位迁移器11之电路较佳实施例;第三图表示配合第二图之电路较佳实施例的上/下计数器13之计数値格式;第四图表示第一图之方块图中,相位侦测器12之电路较佳实施例;第五A图表示第一图之方块图中,相位侦测器22之电路较佳实施例;第五B表示根据第五A图之电路,各种信号的波形变化;第六图表示根据第一图之方块图,时序信号CKr如何藉由信号up与dn而调整其相位,达成与资料信号Data同步之目的;第七图表示本创作之数位式相位迁移锁相回路的另一较佳实施例之方块图;第八图表示习知技术之用以还原资料及时序的锁相回路。 |
