| 主权项 |
1.一种中间电压产生电路,其特征在于具备:第1分压机构:将输出节点之输出电压以所定之比例予以分压;及第1差动增益电路:被输入由基准电压及第1分压机构所分压之电压;及第2分压机构:将前记输出节点之输出电压以所定之比例予以分压;及第2差动增益电路:被输入由前记基准电压及前记第2分压机构所分压之电压;及第1端子:被附加第1电压;及第1 MOS电晶体:源极连接于前记第1端子,汲极连接于前记输出节点,闸极被附加前记第1差动增益电路之输出电压;及第2端子:被附加第2电压;及第2MOS电晶体:源极连接于前记第2端子,汲极连接于前记输出节点,闸极被附加前记第2差动增益电路之输出电压。2.如申请专利范围第1项之中间电压产生电路,其中:具备:被输入前记第2差动增益电路之输出电压,于前记第2MOS电晶体成〝关〞状态后,使前记第2 MOS电晶体不会再变成〝开〞状态地使前记第2分压机构之分压之比例产生变化之机构。3.如申请专利范围第1项之中间电压产生电路,其中具备:于待机时,使前记第1 MOS电晶体为〝开〞状态,使前记第2 MOS电晶体为〝关〞状态,且,使前记第1分压机构及前记第2分压机构为非动作状态,将前记输出节点设定为前记第1分压,于中间电压产生时,使前记第1分压机构及前记第2分压机构为动作状态,因应于前记第1差动增益电路之输出电压使前记第1 MOS电晶体动作,因应于前记第2差动增益电路之输出电压使前记第2 MOS电晶体动作之机构。4.如申请专利范围第1项之中间电压产生电路,其中具备:被连接于前记输出节点与前记第2端子之间,于待机时不动作,于中间电压产生时具固定电流源机能之机构。5.如申请专利范围第1项之中间电压产生电路,其中:前记第1电压为将外部电源电压予以升压之升压电压,前记第2电压为接地电压,前记第1MOS电晶体为P通道 MOS电晶体,前记第2 MOS电晶体为N通道 MOS电晶体之情况中,前记第1差动增益电路具有由P通道MOS电晶体所构成之电流镜电路,前记第2差动增益电路具有由N通道MOS电晶体所构成之电流镜电路。6.一种中间电压产生电路,其特征在于:具备分压机构:将输出节点之输出电压以所定之比例予以复数地分压;及第1差动增益电路:被输入基准电压及由前记分压机构所分压之电压之一;及第2差动增益电路:被输入前记基准电压及由前记分压机构所分压之电压之其他之一;及第1端子:被附加第1电压;及第1 MOS电晶体:源极连接于前记第1端子,汲极连接于前记输出节点,闸极被附加前记第1差动增益电路之输出电压;及第2端子:被附加第2电压;及第2 MOS电晶体:源极连接于前记第2端子,汲极连接于前记输出节点,闸极被附加前记第2差动增益电路之输出电压。7.如申请专利范围第6项之中间电压产生电路,其中具备:于待机时,将前记第1 MOS电晶体及前记第2 MOS电晶体共同设定为〝开〞状态,且,将前记输出节点设定为前记第2电压,于中间电压产生时,因应前记第1差动增益电路之输出电压使前记第1 MOS电晶体动作,因应前记第2差动增益电路之输出电压使前记第2 MOS电晶体动作之机构。8.如申请专利范围第6项之中间电压产生电路,其中:前记第1电压为将外部电源电压予以升压之升压电压,前记第2电压为接地电压,前记第1 MOS电晶体为P通道MOS电晶体,前记第2 MOS电晶体为N通道MOS电晶体之情况中,前记第1差动增益电路具有由P通道MOS电晶体所构成之电流镜电路,前记第2差动增益电路具有由N通道MOS电晶体所构成之电流镜电路。9.如申请专利范围第6项之中间电压产生电路,其中具备:连接于前记输出节点及前记第2端子之间之电容器。10.一种中间电压产生电路,其特征在于:具备分压机构:将输出节点之输出电压以所定之比例予以分压;及差动增益电路:被输入基准电压及由前记分压机构所分压之电压;及第1端子:被附加第1电压;及第2端子:被附加第2电压;及第1 MOS电晶体:源极连接于前记第1端子,汲极连接于前记输出节点,闸极被附加前记差动增益电路之输出电压;及第2 MOS电晶体:具有比前记第1 MOS电晶体之尺寸小之尺寸,源极连接于前记第1端子,闸极及汲极连接于前记第1 MOS电晶体之闸极。11.如申请专利范围第10项之中间电压产生电路,其中具备:于待机时,将前记第1 MOS电晶体设定为〝关〞状态,且将前记输出节点设定为第2电压,于中间电压产生时,因应前记第1差动增益电路之输出电压使前记第1MOS电晶体动作之机构。12.如申请专利范围第10项之中间电压产生电路,其中:前记第1电压为将外部电源电压升压之升压电压,前记第2电压为接地电压,前记第1 MOS电晶体为P通道MOS电晶体之情况中;前记差动增益电路具有由P通道MOS电晶体所构成之电流镜电路。13.如申请专利范围第10项之中间电压产生电路,其中具备:连接于前记输出节点及前记第2端子之间,具固定电流源机能之机构。14.如申请专利范围第10项之中间电压产生电路,其中具备:连接于前记输出节点及前记第2端子之间之电容器。15.一种中间电压产生电路,其中特征在于:具备分压机构:将输出节点之输出电压以所定之比例予以分压;及第1及第2差动增益电路:被输入基准电压及由前记分压机构所分压之电压;及第1端子:被附加第1电压;及第1 MOS电晶体:源极连接于前记第1端子,汲极连接于前记输出节点,闸极被附加前记第1差动增益电路之输出电压;及第2端子:被附加第2电压;及第2 MOS电晶体:源极连接于前记第2端子,汲极连接于前记输出节点,闸极被附加前记第2差动增益电路之输出电压;及第3 MOS电晶体:具有比前记第1 MOS电晶体之尺寸小之尺寸,源极连接于前记第1端子,闸极及汲极连接于前记第1 MOS电晶体之闸极;及第4 MOS电晶体:具有比前记第2 MOS电晶体之尺寸小之尺寸,源极连接于前记第2端子,闸极及汲极连接于前记第2 MOS电晶体之闸极。16.如申请专利范围第15项之中间电压产生电路,其中具备:于待机时,将前记第1 MOS电晶体及前记第2 MOS电晶体共同设定为〝开〞状态,且,将前记输出节点设定为前记第2电压,于中间电压产生时,因应前记第1差动增益电路之输出电压使前记第1 MOS电晶体动作,因应前记第2差动增益电路之输出电压使前记第2 MOS电晶体动作之机构。17.如申请专利范围第15项之中间电压产生电路,其中:前记第1电压为将外部电源电压予以升压之升压电压,前记第2电压为接地电压,前记第1 MOS电晶体为P通道MOS电晶体,前记第2 MOS电晶体为N通道MOS电晶体之情况中,前记第1差动增益电路具有由P通道MOS电晶体所构成之电流镜电路,前记第2差动增益电路具有由N通道MOS电晶体所构成之电流镜电路。18.如申请专利范围第15项之中间电压产生电路,其中具备:连接于前记输出节点及前记第2端子之间之电容器。19.一种中间电压产生电路,其特征在于:具备分压机构:将输出节点之输出电压以所定之比例予以分压;及差动增益电路:被输入基准电压及由前记分压机构所分压之电压;及第1端子:被附加第1电压;及第2端子:被附加第2电压;及第1 MOS电晶体:源极连接于前记第1端子,汲极连接于前记输出节点,闸极被附加前记差动增益电路之输出电压;及第2 MOS电晶体:具有比前记第1 MOS电晶体之尺寸小之尺寸,源极连接于前记第1端子,闸极及汲极连接于前记第1 MOS电晶体之闸极;第3 MOS电晶体:具有比前记第1 MOS电晶体之尺寸小之尺寸,源极连接于前记第2端子,汲极连接于前记第1 MOS电晶体之闸极,闸极连接于前记差动增益电路之输出电压。20.如申请专利范围第19项之中间电压产生电路,其中具备:第4 MOS电晶体:具有比前记第1 MOS电晶体之尺寸小之尺寸,源极连接于前记第2端子,闸极及汲极连接于前记第3 MOS电晶体之闸极。21.如申请专利范围第19项之中间电压产生电路,其中具备:于待机时,将前记第1 MOS电晶体设定为〝关〞状态,且,将前记输出节点设定为第2电压,于中间电压产生时,因应前记第1差动增益电路之输出电压使前记第1 MOS电晶体动作之机构。22.如申请专利范围第19项之中间电压产生电路,其中:前记第1电压为将外部电源电压升压之升压电压,前记第2电压为接地电压,前记第1 MOS电晶体为P通道MOS电晶体,前记第3 MOS电晶体为N通道电晶体之情况中,前记差动增益电路具有由N通道MOS电晶体所构成之电流镜电路。23.如申请专利范围第22项之中间电压产生电路,其中:前记差动增益电路系依外部电源电压而动作。24.如申请专利范围第19项之中间电压产生电路,其中具备:连接于前记输出节点与前记第2端子之间,具固定电流源机能之机构。25.如申请专利范围第19项之中间电压产生电路,其中具备:连接于前记输出节点及前记第2端子之间之电容器。26.一种中间电压产生电路,其特征在于:具备分压机构:将输出节点之输出电压以所定之比例予以分压;及第1及第2差动增益电路:被输入基准电压及由前记分压机构所分压之电压;及第1端子:被附加第1电压;及第1 MOS电晶体:源极连接于前记第1端子,汲极连接于前记输出节点,闸极被附加前记第1差动增益电路之输出电压;及第2端子:被附加第2电压;及第2 MOS电晶体:源极连接于前记第2端子,汲极连接于前记输出节点,闸极被附加前记第2差动增益电路之输出电压;及第3 MOS电晶体:具有比前记第1 MOS电晶体之尺寸小之尺寸,源极连接于前记第1端子,闸极及汲极连接于前记第1 MOS电晶体之闸极;及第4 MOS电晶体:具有比前记第1 MOS电晶体之尺寸小之尺寸,源极连接于前记第2端子,汲极连接于前记第1MOS电晶体之闸极,闸极上被附加前记第1差动增益电路之输出电压;及第5 MOS电晶体:具有比前记第2 MOS电晶体之尺寸小之尺寸,源极连接于前记第2端子,闸极及汲极连接于前记第2 MOS电晶体之闸极。27.如申请专利范围第26项之中间电压电路,其中具备:第6 MOS电晶体:具有比前记第1MOS电晶体之尺寸小之尺寸,源极连接于前记第2端子,闸极及汲极连接于前记第4MOS电晶体之闸极。28.如申请专利范围第26项之中间电压产生电路,其中具备:于待机时,将前记第1 MOS电晶体及前记第2 MOS电晶体共同设定为〝开〞状态,且,将前记输出节点设定为前记第2电压,于中间电压产生时,因应前记第1差动增益电路之输出电压使前记第1 MOS电晶体动作,因应前记第2差动增益电路之输出电压使前记第2 MOS电晶体动作之机构。29.如申请专利范围第26项之中间电压产生电路,其中:前记第1电压为将外部电源电压升压之升压电压,前记第2电压为接地电压,前记第1 MOS电晶体为P通道MOS电晶体,前记第2及第3 MOS电晶体为N通道电晶体之情况中,前记第1及第2差动增益电路具有由N通道MOS电晶体所构成之电流镜电路。30.如申请专利范围第29项之中间电压产生电路,其中:前记第1及第2差动增益电路系依外部电源电压而动作。31.如申请专利范围第26项之中间电压产生电路,其中具备:连接于前记输出节点及前记第2端子之间之电容器。32.如申请专利范围第10项之中间电压产生电路,其中具备:基于控制信号切换开关,使前记分压机构之分压之比例变化,用以自前记输出节点将对应于前记分压机构之分压之比例之输出电压予以输出之开关机构。33.如申请专利范围第15项之中间电压产生电路,其中具备:基于控制信号切换开关,使前记分压机构之分压之比例变化,用以自前记输出节点将对应于前记分压机构之分压之比例之输出电压予以输出之开关机构。34.如申请专利范围第19项之中间电压产生电路,其中具备:基于控制信号切换开关,使前记分压机构之分压之比例变化,用以自前记输出节点将对应于前记分压机构之分压之比例之输出电压予以输出之开关机构。35.如申请专利范围第26项之中间电压产生电路,其中具备:基于控制信号切换开关,使前记分压机构之分压之比例变化,用以自前记输出节点将对应于前记分压机构之分压之比例之输出电压予以输出之开关机构。36.如申请专利范围第32项之中间电压产生电路,其中:前记开关机构乃由:形成于被设定为与前记输出节点之电压相同之电压之半导体基板中,源极连接于前记输出节点,闸极被输入前记控制信号之复数之开关用MOS电晶体,及各个开关用MOS电晶体之汲极之间一个一个连接之复数之电阻所构成;前记复数之电阻之中,存在于其端部之一个电阻系连接于前记分压机构。37.如申请专利范围第33项之中间电压产生电路,其中:前记开关机构乃由:形成于被设定为与前记输出节点之电压相同之电压之半导体基板中,源极连接于前记输出节点,闸极被输入前记控制信号之复数之开关用MOS电晶体,及各个开关用MOS电晶体之汲极之间一个一个连接之复数之电阻所构成;前记复数之电阻之中,存在于其端部之一个电阻系连接于前记分压机构。38.如申请专利范围第34项之中间电压产生电路,其中:前记开关机构乃由:形成于被设定为与前记输出节点之电压相同之电压之半导体基板中,源极连接于前记输出节点,闸极被输入前记控制信号之复数之开关用MOS电晶体,及各个开关用MOS电晶体之汲极之间一个一个连接之复数之电阻所构成;前记复数之电阻之中,存在于其端部之一个电阻系连接于前记分压机构。39.如申请专利范围第35项之中间电压产生电路,其中:前记开关机构乃由:形成于被设定为与前记输出节点之电压相同之电压之半导体基板中,源极连接于前记输出节点,闸极被输入前记控制信号之复数之开关用MOS电晶体,及各个开关用MOS电晶体之汲极之间一个一个连接之复数之电阻所构成;前记复数之电阻之中,存在于其端部之一个电阻系连接于前记分压机构。40.一种非挥发性半导体记忆体,其特征在于:至少具备一个申请专利范围第1项所记载之中间电压产生电路,将于读取、程式、抹除、判别之各模式中前记中间电压产生电路所产生之中间电压供给予记忆格阵列之记忆格,执行各模式。41.一种非挥发性半导体记忆体,其特征在于:至少具备一个申请专利范围第6项所记载之中间电压产生电路,将于读取、程式、抹除、判别之各模式中前记中间电压产生电路所产生之中间电压供给予记忆格阵列之记忆格,执行各模式。42.一种非挥发性半导体记忆体,其特征在于:至少具备一个申请专利范围第10项所记载之中间电压产生电路,将于读取、程式、抹除、判别之各模式中前记中间电压产生电路所产生之中间电压供给予记忆格阵列之记忆格,执行各模式。43.一种非挥发性半导体记忆体,其特征在于:至少具备一个申请专利范围第15所记载之中间电压产生电路,将于读取、程式、抹除、判别之各模式中前记中间电压产生电路所产生之中间电压供给予记忆格阵列之记忆格,执行各模式。44.一种非挥发性半导体记忆体,其特征在于:至少具备一个申请专利范围第19项所记载之中间电压产生电路,将于读取、程式、抹除、判别之各模式中前记中间电压产生电路所产生之中间电压供给予记忆格阵列之记忆格,执行各模式。45.一种非挥发性半导体记忆体,其特征在于:至少具备一个申请专利范围第26项所记载之中间电压产生电路,将于读取、程式、抹除、判别之各模式中前记中间电压产生电路所产生之中间电压供给予记忆格阵列之记忆格,执行各模式。46.一种非挥发性半导体记忆体,其特征在于:具备申请专利范围第32项所记载之中间电压产生电路,将于读取、程式、抹除、判别之各模式中被施加至记忆格阵列之记忆格之闸极,源极或汲极之电压,仅依前记中间电压产生电路而产生,执行各模式。47.一种非挥发性半导体记忆体,其特征在于:具备申请专利范围第33项所记载之中间电压产生电路,将于读取、程式、抹除、判别之各模式中被施加至记忆格阵列之记忆格之闸极,源极或汲极之电压,仅依前记中间电压产生电路而产生,执行各模式。48.一种非挥发性半导体记忆体,其特征在于:具备申请专利范围第34项所记载之中间电压产生电路,将于读取、程式、抹除、判别之各模式中被施加至记忆格阵列之记忆格之闸极,源极或汲极之电压,仅依前记中间电压产生电路而产生,执行各模式。49.一种非挥发性半导体记忆体,其特征在于:具备申请专利范围第35项所记载之中间电压产生电路,将于读取、程式、抹除、判别之各模式中被施加至记忆格阵列之记忆格之闸极,源极或汲极之电压,仅依前记中间电压产生电路而产生,执行各模式。图式简单说明:第一图示本案之第一发明之实施形态相关之中间电压产生电路之电路图。第二图示第一图之差动增益电路31A之构成图。第三图示第一图之差动增益电路31B之构成图。第四图示第一发明相关之输出电压之变化与习知之比较图。第五图示中间电压产生系统图。第六图示第五图之基准电压产生电路之构成之一例之电路图。第七图示第六图之基准电压产生电路之特性之图。第八图示第二十六图之中间电压产生电路之变形例之图。第九图示第八图之差动增益电路31A之构成之一例之图。第十图示第八图之差动增益电路31B之构成之一例之图。第十一图示本案之第二发明之第一实施形态相关之中间电压产生电路之电路图。第十二图示第二发明相关之输出电压之变化与习知之比较图。第十三图示第十一图之电路之控制系模型图。第十四图示本案之第二发明之第二实施形态相关之中间电压产生电路之电路图。第十五图示本案之第二发明之第三实施形态相关之中间电压产生电路之电路图。第十六图示本案之第二发明之第四实施形态相关之中间电压产生电路之电路图。第十七图示第十五图及第十六图之差动增益电路31B',31B"之一例之图。第十八图示本案之第二发明之第五实施形态相关之中间电压产生电路之电路图。第十九图示本案之第二发明之第六实施形态相关之中间电压产生电路之电路图。第二十图示本案之第二发明之第七实施形态相关之中间电压产生电路之电路图。第二十一图示本案之第二发明之第八实施形态相关之中间电压产生电路之电路图。第二十二图示输出电压之变化之模拟结果之图。第二十三图自动程式模式之流程图。第二十四图示中间电压产生系统图。第二十五图示稳压(Zener)二极体型基准电压产生电路之构成之一例之电路图。第二十六图示Widlar型基准电压产生电路之构成之一例之电路图。第二十七图示习知之中间电压产生电路之构成之一例之电路图。第二十八图示习知之中间电压产生电路之构成之一例之电路图。第二十九图示第二十八图之电路之输出电压之波形图。 |
