| 主权项 |
1.一种半导体积体电路,其特征在于:备有电压转换电路与接受自上述电压转换电路所输出之内部动作电压的内部电路,上述电压转换电路具有接受外部电压的电源受给节点、输出作为较上述外部电压为小之値的上述内部动作电压的第1输出节点,具有结合到上述外部电压之源极结合到上述第1输出节点之汲极的第1电晶体,差动放大电路,以及推挽电路,上述差动放大电路具有结合到基准电压的第1输入节点,结合到上述第1输出节点的第2输入节点,结合到第1负载的第1输出,以及结合到第2负载的第2输出,上述推挽电路具有其闸极会对应于流经上述第1负载时之第1电流而被控制的第2电晶体,其闸极会对应于流经上述第2负载时的第2电流而被控制的第3电晶体,以及结合到上述第2电晶体的输出,上述第3电晶体的输出与上述第1电晶体之闸极的第2输出节点。2.如申请专利范围第1项之半导体积体电路,上述电压转换电路包含互相串联之第4.第5电晶体,上述第4电晶体与上述第2负载结合,而形成将流经上述第2负载之电流当作其输入侧电流的第1电流镜电路,上述第2电晶体与上述第1负载结合,而形成将流经上述第1负载之电流当作其输入侧电流的第2电流镜电路,上述第3电晶体与上述第5电晶体结合,而形成将流经上述第5电晶体之电流当作其输入侧电流的第3电流镜电路。3.如申请专利范围第2项之半导体积体电路,流经上述第2电晶体之源极汲极通路的电流则与上述第1电流呈比例,而流经上述第3电晶体之源极汲极通路的电流则与上述第2电流呈比例。4.如申请专利范围第1项之半导体积体电路,上述电压转换电路更包含被结合到上述第1电晶体之闸极源极之间的二极体。5.如申请专利范围第1项之半导体积体电路,上述第1电晶体之阈値电压设成较在上述差动放大电路以及上述推挽电路中所使用之电晶体的阈値电压为小;上述第1负载之一端及上述第2电晶体之源极系结合于较上述外部电压为大的第1电压。6.如申请专利范围第5项之半导体积体电路,上述第2负载的一端被结合到上述外部电压。7.如申请专利范围第5项之半导体积体电路,备有接受上述外部电压而形成上述第1电压的充电泵(chargepump)电路。8.如申请专利范围第1项之半导体积体电路,上述推挽电路之输出信号的振幅被设成较上述差动放大电路之输出振幅为大。9.如申请专利范围第1项至第8项之任一项之半导体积体电路,上述半导体积体电路系一动态随机存取记忆体,上述内部电路包含具有多个记忆体单元以及响应于上述多个记忆体单元之记忆体存取而被激发之多个检测放大器的记忆体阵列,而上述电压转换电路则响应于记忆体存取而将内部电压供给到上述多个检测放大器。10.一种半导体积体电路,其特征在于:备有电压转换电路与接受自上述电压转换电路所输出之内部动作电压的内部电路,上述电压转换电路具有:接受外部电压电源受给节点,输出为较上述外部电压为小之値的上述内部动作电压的第1输出节点,具有结合到上述外部电压的源极与结合到上述第1输出节点之汲极的第1电晶体,差动放大器,以及推挽电路,上述差动放大器具有结合到基准电压的第1输入节点,结合到上述第1输出节点的第2输入节点,结合到第1负载的第1输出,结合到第2负载的第2输出,上述推挽电路具有其闸极会对应于流经上述第1负载时之第1电流而被控制的第2电晶体,其闸极会对应于流经上述第2负载时的第2电流而被控制的第3电晶体,以及结合到上述第2电晶体的输出,上述第3电晶体的输出与上述第1电晶体之闸极的第2输出节点,上述第1电晶体之阈値电压被设成较在上述差动放大电路以及上述推挽电路中所使用之电晶体的阈値电压为小,上述第2电晶体的源极则被结合到较上述外部电压为大之値的第1电压。11.如申请专利范围第10项之半导体积体电路,在上述第1以及第2负载的一端则供给有上述外部电压。12.如申请专利范围第10项之半导体积体电路,更备有接受上述外部电压而形成上述第1电压的充电泵电路。13.如申请专利范围第10项、11项、或12项之中任一项之半导体积体电路,上述半导体积体电路系一动态随机存取记忆体,上述内部电路包含具有多个记忆体单元以及响应于上述多个记忆体单元之记忆体存取而被激发之多个检测放大器的记忆体阵列,而上述电压转换电路则响应于记忆体存取而将内部电压供给到上述多个检测放大器。14.一种半导体积体电路,其特征在于:备有电压转换电路以及接受自上述电压转换电路所输出之内部动作电压的内部电路,上述电压转换电路具有结合到外部电压电源受给节点,输出为较上述外部电压为小之値的上述内部动作电压的输出节点,具有结合到上述外部电压的源极与结合到上述输出节点之汲极的电晶体,以及差动放大电路,上述差动放大电路具有结合到基准电压的第1输入节点,结合到上述输出节点的第2输入节点,结合到第1负载之第1输出,以及结合到第2负载与上述电晶体之闸极的第2输出,上述电晶体之阈値电压则被设成较在上述差动放大电路中所使用之电晶体的阈値电压为小,而上述第1负载的一端以及上述第2负载的一端则被供给到较上述外部电压为大的第1电压。15.如申请专利范围第14项之半导体积体电路,更备有接受上述外部电压而形成上述第1电压的充电泵电路。16.如申请专利范围第14项或第15项之半导体积体电路,上述半导体积体电路系一随机动态存取记忆体,而上述内部电路包含具有多个记忆体单元与对应于上述多个记忆单元之记忆体存取而被激发之多个检测放大器的记忆体阵列,上述电压转换电路则对应于记忆体存取将内部电压供给到上述多个检测放大器。17.如申请专利范围第1项之半导体积体电路,上述第1.第2以及第3电晶体系由消耗(depletion)型MOS电晶体所构成。18.如申请专利范围第17项之半导体积体电路,上述第1负载的一端以及上述第2电晶体的源极被供给较上述外部电压为大的第1电压。19.如申请专利范围第17项之半导体积体电路,上述差动放大电路包含设在该差动放大电路之电流通路的第1切换电晶体,而上述推挽电路则包含设在该推挽电路之电流通路的第2切换电晶体。20.一种半导体积体电路,其主要特征在于:备有电压转换电路与接受自上述电压转换电路所输出之内部动作电压的内部电路,上述电压转换电路具有被结合到外部电压的电源受给节点,输出作为较上述外部电压为小之値的上述内部动作电压的第1输出节点,具有被结合到上述外部电压的源极与被结合到上述第1节点之汲极的电晶体,差动放大电路以及推挽电路,上述差动放大电路具有被结合到基准电压的第1输入节点,被结合到上述第1输出节点的第2输入节点,被结合到第1负载的第1输出,被结合到第2负载的第2输出,上述推挽电路具有其闸极系根据和上述第1负载的电流与上述第2负载之电流的电流差呈比例的第1电流而被控制的第2电晶体,其闸极系根据和上述第2负载的电流与上述第1负载之电流的电流差呈比例而被控制的第3电晶体,以及被结合到上述第2电晶体之输出,上述第3电晶体的输出与上述第1电晶体之闸极的第2输出节点,上述第2电晶体的源极被供给位准较上述外部电压为大之第1电压,上述第1,第2,第3电晶体系由消耗型MOS电晶体所形成。21.如申请专利范围第20项之半导体积体电路,上述差动放大电路包含设于差动放大电路之电流通路的第1切换电晶体,上述推挽电路包含设于该推挽电路之电流通路的第2切换电晶体,上述第1.第2切换电晶体系由消耗型MOS电晶体所形成。22.一种半导体积体电路,其主要特征在于:备有:电压转换电路与接受自上述电压转换电路所输出之内部动作电压的内部电路,上述电压转换电路具有被结合到外部电压的电源受给节点,输出作为较上述外部电压为小的値的上述内部动作电压的输出节点,具有被结合到上述外部电压的源极与被给到上述输出节点之汲极的电晶体,以及差动放大电路,上述差动放大电路具有被结合到基准电压的第1输入节点,被结合到上述第1输出节点的第2输入节点,被结合到第1负载的第1输出,以及被结合到第2负载的第2输出,上述第1负载的一端与上述第2负载的一端则被结合到位准较上述外部电压的第1电压,上述电晶体以及上述差动放大电路的电晶体系由消耗型MOS电晶体所形成。23.如申请专利范围第22项之半导体积体电路,上述差动放大电路包含设于该差动放大电路之电流通路的第1切换电晶体,上述第1切换电晶体系由消耗型MOS电晶体所构成。图式简单说明:第一图系表第1实施例之电压转换电路的说明图。第二图系表早于本发明检讨之电压转换电路的说明图。第三图系表第二图之电压转换电路之动作波形的说明图。第四图系表第1实施例之动作波形的说明图。第五图系表本发明之第2实施例之电压转换电路的说明图。第六图系表应用本发明之第1实施例之第3实施例的记忆体单元的内部构成的说明图。第七图系表本发明之第1.第2实施例的应用例。第八图系表第七图之实施例之基准电压的电源电压相关性。第九图系表本发明之第1.第2实施例之应用例之动作波形的说明图。第十图系表本发明之第4实施例之电压转换电路的说明图。第十一图系表本发明之第4实施例之其他电压转换电路的说明图。第十二图系表本发明之第5实施例之电压转换电路的概念图。第十三图系表本发明之第5实施例之电压转换电路之其中一者的说明图。第十四图系表本发明之第5实施例之电压转换电路之其中一者的说明图。第十五图系表本发明之第5实施例之电压转换电路之其中一者的说明图。第十六图系表本发明之第5实施例之电压转换电路之其中一者的说明图。第十七图系表本发明之第5实施例之电压转换电路之其中一者的说明图。第十八图系表应用本发明之第5实施例之记忆体单元之内部构成的说明图。第十九图系表本发明之第5实施例之电压转换电路之其中一者的说明图。 |
